先進封裝，日進千里，除了半導體晶圓級技術(shù)外，現(xiàn)今，面板、PCB領域，都成了業(yè)界熱議的當紅炸子雞。

「CoWoP（Chip-on-Wafer-on-Platform PCB）」近期橫空出世，因其大膽挑戰(zhàn)既有的臺積電CoWoS先進封裝主流架構(gòu)，更被外界視為可能重塑PCB產(chǎn)業(yè)版圖的關鍵變量，甚至還可能動搖面板級的CoPoS（Chip-on-Panel-on-Substrate）的接班地位，引發(fā)市場議論聲浪不斷。

不過，若要論CoWoP、CoPoS這兩大新技術(shù)，誰最有機會接棒CoWoS老大哥，成為下一世代AI芯片封裝技術(shù)的新主流？

答案無疑是憑借「化圓為方」先天優(yōu)勢、將CoWoS制程面板化的CoPoS，已確定取得晶圓代工大廠優(yōu)先導入市場的先發(fā)權(quán)。

首先，根據(jù)NVIDIA內(nèi)部流出的技術(shù)示意圖來看，CoWoP預計將以PCB主板，取代既有的IC封裝基板，理論上雖可望縮短傳輸路徑約4成，強化AI芯片的訊號完整性，并透過舍去ABF載板與BGA錫球，使?jié)撛诘姆庋b材料成本下降20~30%，也有助于簡化供應鏈復雜程度。

然而，CoWoP與CoPoS之間最根本的差距在于，后者以310x310mm等尺寸的方形面板重布線（RDL）層，取代傳統(tǒng)的圓形硅中間層（Silicon Interposer），讓可放置芯片的面積利用率獲得提升，著眼于改善實際的量產(chǎn)效率瓶頸，才是現(xiàn)今CoWoS制程亟待解決的一大問題。

除此之外，對市場而言，最重要的是，CoPoS制程已在臺積電主導下，具備清晰的技術(shù)落地時程，最快預計將于2028年進入量產(chǎn)。 相較之下，CoWoP架構(gòu)仍停留在概念發(fā)展初期階段。

PCB供應鏈日前傳出，多家PCB與銅箔基板（CCL）廠，正在與NVIDIA密切合作測試CoWoP技術(shù)。 如果進展順利的話，預計將于2025年9月之后，與臺積電、日月光投控旗下硅品及相關的設備供應鏈，進一步研擬450x450mm的可行性設計。

不過，業(yè)內(nèi)人士直言，CoWoP對PCB主板的技術(shù)門檻要求大幅提高，例如須具備封裝等級的布線密度能力、控制板材因熱膨脹導致的翹曲（warpage）問題、維持良率及返修成本的壓力劇增等，多項制程挑戰(zhàn)層出不窮，而且PCB本身的加工費也將較以往多出2倍。

因此，現(xiàn)階段看來，CoWoP若要按照客戶目前預期，于2026年10月在Rubin GPU系列的GR150芯片平臺上實現(xiàn)，并與CoWoS雙線并進的可能性極低。 與此同時，對相關上下游供應鏈而言，CoWoP與CoPoS兩項新技術(shù)，要幾乎同時導入量產(chǎn)及商業(yè)化的挑戰(zhàn)風險過大。

業(yè)界人士分析認為，隨著AI算力需求正以前所未有的速度擴張，單靠臺積電的CoWoS系列技術(shù)一支獨秀，不僅芯片封裝尺寸受限、采用硅中間層成本高昂，產(chǎn)能擴充速度更明顯滯后，難以滿足未來市場大量又多元的應用需求。

因此，觀察未來先進封裝技術(shù)演進的三大主流路徑，無論是現(xiàn)今市場當紅的CoWoP，還是掀起化圓為方革命的CoPoS，抑或是十年磨一劍、終于獲得客戶采用的面板級扇出型封裝（FOPLP），無一不是更注重于尋找「性能與成本的甜蜜點」。