2nm 文章 最新資訊
日本啟動2nm制程晶圓測試生產(chǎn)
- 報道稱，日本新創(chuàng)晶圓代工廠商Rapidus的IIM-1廠區(qū)已經(jīng)展開對采用2nm環(huán)繞柵極（GAA）晶體管技術的測試晶圓進行原型制作，并計劃在2027年量產(chǎn)。為了支持早期客戶，Rapidus正在準備于2026年第一季發(fā)表其制程開發(fā)套件（PDK）的第一個版本。根據(jù)最近披露的數(shù)據(jù)，2023年9月，Rapidus在北海道千歲地區(qū)開始建設其首座晶圓廠IIM-1；2024年4月，晶圓廠的框架、潔凈室和基礎設備就已完工；2024年12月，引進了ASML的EUV光刻機設備；2025年4月，啟動了中試線，隨后7月成功完成了第
- 關鍵字： 2nm 制程 晶圓 三星 臺積電
三星接近與高通達成2納米代工協(xié)議，隨著晶圓代工業(yè)務復蘇勢頭增強
- 根據(jù)韓國媒體 Business Post 的報道，三星電子似乎即將獲得高通作為其下一代 2 納米晶圓代工工藝的首個主要客戶。這一發(fā)展可能標志著三星苦苦掙扎的合同芯片制造業(yè)務復蘇的重要一步，該業(yè)務一直面臨持續(xù)的良率問題和關鍵客戶流失給臺積電的情況。據(jù)報道，高通正在使用三星的 2 納米技術對數(shù)款芯片進行大規(guī)模量產(chǎn)測試，包括其即將推出的高端版驍龍 8 Elite 2 移動處理器。這款芯片的代號為“Kaanapali”，將提供兩種變體。基礎版本預計將由臺積電使用其 3 納米工藝生產(chǎn)，而高端版“Kaanapali
- 關鍵字： 三星 2nm 晶圓代工
三星優(yōu)先考慮2nm/4nm改進，2028-29前不太可能實現(xiàn)1.4nm
- 據(jù)報道，隨著主要競爭對手臺積電和英特爾的目標是在 2025 年下半年實現(xiàn) 2nm 和 18A 的量產(chǎn)，三星也在調(diào)整其業(yè)務戰(zhàn)略。據(jù) ZDNet 稱，它現(xiàn)在專注于提高和優(yōu)化其當前先進節(jié)點的良率，尤其是 2nm 和 4nm。值得注意的是，雖然沒有給出修改后的時間表，但該報告表明，三星的 1.4nm 生產(chǎn)現(xiàn)在不太可能在 2028 年甚至 2029 年之前開始。據(jù) ZDNet 稱，該更新是在 6 月初的三星“SAFE（三星高級代工生態(tài)系統(tǒng)）論壇 2025”期間發(fā)布的。據(jù)報道，在此次活動中，三星透
- 關鍵字： 三星 2nm 4nm 1.4nm
三星推動2納米技術突破，業(yè)界押注臺積電3納米鰭式場效應晶體管
- 市場傳言越來越多，稱三星正在積極將資源轉向 2 納米開發(fā)，計劃明年在其德克薩斯州工廠推出下一代工藝，可能試圖超越臺積電。然而，據(jù)半導體行業(yè)內(nèi)的消息人士稱， 商業(yè)時報報道，三星當前的 3 納米 GAAFET 技術大致與競爭對手的 4 納米鰭式場效應晶體管節(jié)點相當，這引發(fā)了對其即將到來的 2 納米工藝可能仍不及臺積電最強大的 3 納米鰭式場效應晶體管一代的擔憂。同時，臺積電繼續(xù)擴展其 3 納米工藝系列，包括 N3X、N3C 和 N3A 等不同應用變體。該報告指出，這些節(jié)點預計將仍然是主要客戶的首選。
- 關鍵字： 三星 臺積電 2nm 制程工藝
2納米芯片制造激烈競爭：良率差距顯著
- 在持續(xù)進行的半導體行業(yè)競爭中，臺積電和三星電子正激烈爭奪2納米芯片制造的領先地位。據(jù)最新報道，兩家公司計劃于2025年下半年開始2納米芯片的大規(guī)模生產(chǎn)。然而，由于良率優(yōu)勢，臺積電在獲取訂單方面處于領先地位。臺積電已開始接收其 2 納米工藝的訂單，預計將在其新竹寶山和高雄晶圓廠進行生產(chǎn)。這標志著該公司首次采用環(huán)繞柵極（GAA）架構。新工藝預計將比當前的 3 納米工藝提升 10%至 15%的性能，降低 25%至 30%的功耗，并增加 15%的晶體管密度。主要客戶據(jù)報包括 AMD、蘋果、英偉達、高通和聯(lián)發(fā)科。值
- 關鍵字： 制程 2nm 三星 臺積電
臺積電2nm良率曝光
- 在技術驅(qū)動型產(chǎn)業(yè)中，半導體行業(yè)始終走在全球科技變革的最前沿。2024年，臺積電（TSMC）正式啟動2nm制程（N2）試產(chǎn)，每片晶圓的代工報價高達3萬美元，再次引發(fā)行業(yè)廣泛關注。最新數(shù)據(jù)顯示，得益于存儲芯片領域的技術優(yōu)化，臺積電2nm制程自去年7月在新竹寶山晶圓廠風險試產(chǎn)以來，良率從去年底的60%快速攀升至當前的90%（256Mb SRAM）。從3nm節(jié)點的初期投產(chǎn)經(jīng)驗看，良率爬坡是一大挑戰(zhàn)。但憑借3nm節(jié)點200萬片晶圓的量產(chǎn)經(jīng)驗，將2nm工藝開發(fā)周期壓縮至18個月，良率僅用9個月便從30%提升至60%，
- 關鍵字： 臺積電 2nm AI 蘋果 晶圓
傳臺積電2nm晶圓將飆升至每單位30美元，CSP巨頭急于2027之前采用
- 據(jù)《商業(yè)時報》報道，隨著臺積電準備在 2H25 年量產(chǎn) 2nm，據(jù)報道，2nm 晶圓價格已達到每單位 30,000 美元，未來節(jié)點的價格可能會飆升至 45,000 美元。報告補充說，盡管成本高昂，但主要 CSP 將在未來 2 年內(nèi)效仿 AMD、NVIDIA 和 Broadcom 采用該節(jié)點。商業(yè)時報援引供應鏈消息人士的話說，開發(fā)單個 2nm 芯片——從項目啟動到最終輸出——成本高達 7.25 億美元。盡管如此，頂級玩家仍在潛入——正如該報告所指出的，AMD 的下一代 EPYC“Venice”是 4 月份在
- 關鍵字： 臺積電 2nm 晶圓 CSP
MediaTek 9月推首款2nm芯片流片，用于智能手機/NVLink定制ASIC
- 繼小米推出首款自有 3nm 芯片 XRING 01 后，智能手機芯片制造商聯(lián)發(fā)科技也在 Computex 2025 上發(fā)布了其首款 2nm 產(chǎn)品。據(jù)《商業(yè)時報》報道，該公司的首款 2nm 芯片預計將于 9 月流片。隨著聯(lián)發(fā)科技加深與 NVIDIA 的合作伙伴關系，經(jīng)濟日報報道稱，其首款由臺積電制造的 2nm 芯片可能是下一代旗艦智能手機 SoC，也可能是 NVIDIA NVLink Fusion 系統(tǒng)的定制 ASIC。根據(jù) MediaTek 的新聞稿，作為 NVIDIA NVLink Fusion 的首批
- 關鍵字： MediaTek 2nm 芯片流片 智能手機 NVLink 定制ASIC
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473