臺(tái)灣的半導(dǎo)體廠臺(tái)積電在San Jose開(kāi)的會(huì)議上宣傳他們的65nm工藝，說(shuō)第一塊晶元會(huì)在今年11月份生產(chǎn)出來(lái)。 

    臺(tái)積電說(shuō)FPGA廠商Altera和其他一些客戶(hù)已經(jīng)提出了65nm的設(shè)計(jì)和原型，這些設(shè)計(jì)方案將在今年下半年提交給臺(tái)積電。他們稱(chēng)65nm工藝比之90nm用在在SOC上面可以提高兩倍的器件密度。 

    臺(tái)積電的第一代65nm技術(shù)叫Nexsys，將在11月份開(kāi)始生產(chǎn)，它對(duì)低功耗進(jìn)行了優(yōu)化，在2006年將有另一個(gè)高速的技術(shù)，到2006年年底將出現(xiàn)一般的65nm工藝。2007年還將推出一個(gè)SOI版本和一個(gè)超高速版本。據(jù)說(shuō)Nexsys比90nm工藝提高50%速度，降低20%功耗。65nm工藝將包含strained silicon和nickel silicide，并且是臺(tái)積電的第三代low-k工藝，第四代銅互連工藝。而且可能是臺(tái)積電第一代使用immersion lithography的工藝。 

    另外有消息說(shuō)臺(tái)積電正在進(jìn)行80nm的過(guò)渡工藝，這是對(duì)90nm的改進(jìn)，并且有普通的，高速的，低功耗的等版本。之前臺(tái)積電也有對(duì)130nm的改進(jìn)，即110nm工藝。還有關(guān)于臺(tái)積電45nm工藝的消息，說(shuō)在2008年會(huì)出現(xiàn)這樣的工藝。45nm工藝將使用銅互連，ultra low-k和immersion lithography。發(fā)言人認(rèn)為high-k技術(shù)在45nm工藝上還不能使用。 

    臺(tái)積電說(shuō)他們?cè)?004年的成績(jī)是全球第二大半導(dǎo)體廠商，落后于Intel，不過(guò)領(lǐng)先于三星。臺(tái)積電的消息真多，他們?cè)陂_(kāi)一個(gè)會(huì)議。從這些消息可以看出工藝的大致發(fā)展路線圖。