隨著半導(dǎo)體巨頭們?yōu)楦蟆⒏咝У?a class="contentlabel" href="http://www.bjwjmy.cn/news/listbylabel/label/芯片設(shè)計(jì)">芯片設(shè)計(jì)采用扇出面板級(jí)封裝（FOPLP），日本的尼康加入了這場(chǎng)競(jìng)爭(zhēng)。該公司從 7 月開始接受其新 DSP-100 數(shù)字光刻系統(tǒng)的訂單，該系統(tǒng)專為用于先進(jìn)人工智能芯片封裝的 600 毫米方形面板設(shè)計(jì)，根據(jù)其新聞稿以及來自 TechPowerUp 和 XenoSpectrum 的報(bào)道。

尼康預(yù)計(jì)將在 2026 財(cái)年首次交付 DSP-100 設(shè)備。正如 TechPowerUp 所提到的，該系統(tǒng)支持由臺(tái)積電、英特爾和三星引領(lǐng)的行業(yè)轉(zhuǎn)變——這些公司正試圖擺脫 300 毫米晶圓的限制。 經(jīng)濟(jì)日?qǐng)?bào)此前透露，臺(tái)積電計(jì)劃于 2027 年開始其 FOPLP 技術(shù)的試點(diǎn)生產(chǎn)，初期將使用 300×300 毫米的晶圓——比早期測(cè)試中使用的 510×515 毫米格式更小。

雖然臺(tái)積電可能最初會(huì)跳過更大的 510×515 毫米格式，但尼康的新系統(tǒng)支持在 600×600 毫米的玻璃或樹脂面板上進(jìn)行曝光，正如 TechPowerUp 所提到的，這將解鎖更大的封裝潛力。

尼康表示，DSP-100 實(shí)現(xiàn)了 1.0 微米線距分辨率、±0.3 微米套準(zhǔn)精度，并在 510×515 毫米格式下每小時(shí)可處理高達(dá) 50 個(gè)面板。此外，它還支持在高達(dá) 600×600 毫米的面板上進(jìn)行曝光——與 300 毫米晶圓相比，對(duì)于 100 毫米芯片封裝，每個(gè)基板的產(chǎn)量可提高 9 倍。

此外，該系統(tǒng)提供高精度校正基板翹曲和變形，通過無掩模技術(shù)降低生產(chǎn)成本，并利用固態(tài)光源最小化維護(hù)成本，尼康表示。

三星的進(jìn)展

另一方面，三星目前提供先進(jìn)的封裝解決方案，如 I-Cube 2.5D、X-Cube 3D IC 和 2D FOPKG 封裝。對(duì)于移動(dòng)設(shè)備和可穿戴設(shè)備中的低功耗內(nèi)存集成，它提供扇出板級(jí)和晶圓級(jí)封裝平臺(tái)。根據(jù) < span id=0>Newsis 的報(bào)道，三星已將 PLP 應(yīng)用于 Galaxy Watch 的 Exynos W920 芯片，據(jù)報(bào)道還應(yīng)用于 Pixel 手機(jī)的 Google Tensor G4 芯片。

然而，三星的 PLP 應(yīng)用仍然主要局限于移動(dòng)芯片和電源管理 IC。行業(yè)專家警告說，為了保持競(jìng)爭(zhēng)力，三星必須將 PLP 技術(shù)擴(kuò)展到人工智能和高性能計(jì)算（HPC）應(yīng)用，報(bào)道指出。