根據(jù) 經(jīng)濟日報 的報道，扇出型板級封裝（FOPLP）被視為先進封裝的下一個主流技術(shù)。關(guān)鍵行業(yè)參與者——包括晶圓巨頭臺積電、半導體封裝和測試領(lǐng)導者 ASE 以及存儲封裝巨頭 Powertech——都在積極投資該領(lǐng)域，以滿足來自 NVIDIA 和 AMD 等主要客戶對高性能計算（HPC）芯片封裝日益增長的需求。

報道中引用的行業(yè)消息人士指出，與晶圓級方法相比，板級扇出封裝提供了更大的基板面積，并支持異構(gòu)集成，有助于進一步小型化消費電子產(chǎn)品。

TSMC

報告稱，臺積電的扇出型面板級封裝（FOPLP）技術(shù)據(jù)稱為 CoPoS（芯片面板基板封裝），計劃在嘉義生產(chǎn)。報告預(yù)計，2026 年將建立一條試驗線。

如報告所述，臺積電的 CoPoS 技術(shù)主要面向人工智能和高性能計算（HPC）應(yīng)用。消息人士表示，預(yù)計到 2028 年將實現(xiàn)大規(guī)模生產(chǎn)。該工藝將 CoWoS 封裝轉(zhuǎn)換為面板化的方形設(shè)計，報告指出這將顯著提高芯片產(chǎn)量。

值得注意的是，MoneyDJ 強調(diào)英偉達可能是臺積電 CoPoS 技術(shù)的第一個大客戶，而經(jīng)濟日報指出 CoPoS 擴展了為博通設(shè)計的 CoWoS-R，以及為英偉達和 AMD 設(shè)計的 CoWoS-L。

與此同時，正如經(jīng)濟日報所報道的，臺積電在其北美技術(shù)研討會上推出了一種新的 CoWoS 技術(shù)，其光罩尺寸為 9.5 倍，計劃于 2027 年開始大規(guī)模生產(chǎn)。據(jù) Anue 報道，這標志著從目前 CoWoS-L 的 3.3 倍光罩尺寸和去年推出的 8 倍版本的重大升級，能夠?qū)?12 個或更多的 HBM 堆疊集成到單個封裝中。

ASE

正如經(jīng)濟日報所表明的，ASE 已經(jīng)在高雄運營一條大規(guī)模生產(chǎn)的板級封裝線，使用 300x300 毫米的板和扇出工藝。

Powertech

該報告還指出，Powertech 在這個領(lǐng)域最為活躍，早在 2019 年就實現(xiàn)了大規(guī)模生產(chǎn)。其扇出面板級封裝技術(shù)，稱為 PiFO（柱集成扇出），正如報告所暗示的那樣，在技術(shù)上與 TSMC 的 CoPoS 類似。