在當(dāng)今競(jìng)爭(zhēng)激烈的商業(yè)環(huán)境中，駕馭復(fù)雜性可能是一個(gè)決定性的優(yōu)勢(shì)，但同時(shí)也帶來了重大挑戰(zhàn)。推動(dòng)復(fù)雜性增加的三個(gè)關(guān)鍵趨勢(shì)是技術(shù)擴(kuò)展、設(shè)計(jì)擴(kuò)展和系統(tǒng)擴(kuò)展。傳統(tǒng)上，可測(cè)試性設(shè)計(jì) （DFT） 解決方案?jìng)?cè)重于晶片級(jí)別;然而，這些挑戰(zhàn)在封裝和系統(tǒng)層面也帶來了機(jī)遇。為了有效地滿足客戶需求，Siemens EDA 采取了積極措施來應(yīng)對(duì)他們遇到的挑戰(zhàn)。通過利用創(chuàng)新的芯片生命周期管理 （SLM） 解決方案，他們成功地大規(guī)模部署了高級(jí)系統(tǒng)，使客戶能夠在競(jìng)爭(zhēng)激烈的市場(chǎng)中蓬勃發(fā)展。

圖 1：影響半導(dǎo)體制造商的三大擴(kuò)展挑戰(zhàn)。半導(dǎo)體公司可以利用驗(yàn)證和確認(rèn)階段的數(shù)據(jù)來創(chuàng)建其芯片和系統(tǒng)的真正數(shù)字孿生。這種方法為獲得有關(guān)性能、可靠性、安全性和安全性的數(shù)據(jù)驅(qū)動(dòng)型見解開辟了新的可能性。

Siemens EDA 在芯片和系統(tǒng)的整個(gè)生命周期中采用統(tǒng)一方法，為新的應(yīng)用程序和可見性提供支持。其 SLM 戰(zhàn)略可幫助半導(dǎo)體公司充分利用復(fù)雜性的競(jìng)爭(zhēng)優(yōu)勢(shì)，而不會(huì)影響性能。SLM 解決方案提供了一個(gè)全面的基礎(chǔ)設(shè)施，可顯著提高設(shè)計(jì)可測(cè)試性，提供卓越的測(cè)試質(zhì)量，同時(shí)發(fā)現(xiàn)缺陷和隱藏的良率限制因素。通過從測(cè)試無縫過渡到系統(tǒng)調(diào)試和驗(yàn)證，這些解決方案確保了強(qiáng)大的最終產(chǎn)品。此外，它們集成了所有這些功能，以實(shí)現(xiàn)持續(xù)的實(shí)時(shí)監(jiān)控，從而提供無與倫比的可靠性和性能。

這種整體 SLM 方法的底線好處是巨大的。IC 設(shè)計(jì)和生產(chǎn)過程變得更加靈敏、敏捷和成本效益更高。設(shè)備更容易集成到最終產(chǎn)品中，并且在部署后更加可靠和安全。在設(shè)備的整個(gè)生命周期內(nèi)監(jiān)控重要事項(xiàng)的能力，可在現(xiàn)場(chǎng)實(shí)現(xiàn)預(yù)防性維護(hù)和持續(xù)性能優(yōu)化。

圖 2：芯片生命周期管理流程。

SLM 是西門子使用數(shù)字孿生來應(yīng)對(duì)復(fù)雜挑戰(zhàn)并有效推動(dòng)創(chuàng)新的戰(zhàn)略的關(guān)鍵要素。產(chǎn)品的數(shù)字孿生是實(shí)際產(chǎn)品的虛擬表示。它允許在創(chuàng)建物理版本之前在虛擬環(huán)境中設(shè)計(jì)和驗(yàn)證產(chǎn)品。

數(shù)字化轉(zhuǎn)型是一個(gè)持續(xù)的過程，即使對(duì)于已經(jīng)數(shù)字化數(shù)十年的公司也是如此。Siemens 的軟件和全面的數(shù)字化雙胞胎使公司能夠優(yōu)化其設(shè)計(jì)、工程和制造流程。

自動(dòng)化對(duì)技術(shù)擴(kuò)展至關(guān)重要

SLM 解決方案本質(zhì)上是多領(lǐng)域的，因此為 DFT、收益分析和功能監(jiān)控活動(dòng)采用最佳實(shí)踐至關(guān)重要。SLM 有助于在現(xiàn)場(chǎng)部署芯片后從芯片中無縫收集數(shù)據(jù)，并搭配一套強(qiáng)大的數(shù)據(jù)分析和解釋工具。這種組合不僅提供了對(duì)系統(tǒng)性能的重要見解，還使組織能夠提高可靠性并推動(dòng)創(chuàng)新。

技術(shù)和系統(tǒng)復(fù)雜性推動(dòng)了對(duì)增強(qiáng)故障建模和檢測(cè)的需求，特別是對(duì)于較新的故障類型，例如系統(tǒng)設(shè)計(jì)錯(cuò)誤 （SDE） 和靜態(tài)數(shù)據(jù)損壞 （SDC） [1]。這些故障不僅取決于晶體管級(jí)效應(yīng)，還取決于系統(tǒng)級(jí)條件，包括潛在缺陷、老化和軟件工作負(fù)載對(duì)電力傳輸?shù)挠绊?。因此，檢測(cè)制造過程中和最終產(chǎn)品內(nèi)部的故障變得至關(guān)重要。如果公司不升級(jí)到先進(jìn)的 DFT 工具和方法，那么在先進(jìn)技術(shù)節(jié)點(diǎn)上設(shè)計(jì)的片上系統(tǒng) （SoC） 可能難以滿足當(dāng)今市場(chǎng)要求的高質(zhì)量標(biāo)準(zhǔn)。

自動(dòng)化，尤其是當(dāng)它可以實(shí)時(shí)適應(yīng)和優(yōu)化時(shí)，是設(shè)計(jì)過程的一個(gè)關(guān)鍵方面。技術(shù)擴(kuò)展的主要目標(biāo)是實(shí)現(xiàn)自動(dòng)化的精度和保真度，從而推動(dòng)創(chuàng)新并提高效率。通過采用 Tessent Diagnosis 中提供的面向缺陷的檢測(cè)和細(xì)胞感知診斷功能，我們可以實(shí)現(xiàn)有效建模、檢測(cè)和診斷物理缺陷所需的準(zhǔn)確性。然而，這種增強(qiáng)的缺陷識(shí)別能力也使模式生成過程復(fù)雜化，需要?jiǎng)?chuàng)建額外的測(cè)試模式。

用于設(shè)計(jì)擴(kuò)展的數(shù)據(jù)包化掃描交付

設(shè)計(jì)中晶體管的困難源于設(shè)計(jì)復(fù)雜性的增加，特別是在尺寸和與 DFT 實(shí)現(xiàn)相關(guān)的成本方面。這種復(fù)雜性導(dǎo)致 Core 和 Block 上的并行工作增加，以及重復(fù) Core 使用量的增加。一種常見的方法是在 block 級(jí)別完成物理設(shè)計(jì)，然后將這些 blocks 相鄰在一起，這被稱為基于 tile 的設(shè)計(jì)流程。但是，這種趨勢(shì)使傳統(tǒng)的 DFT 實(shí)施過程復(fù)雜化。

分層 DFT 流多年來一直有效，使 DFT 能夠集成并在塊或核心級(jí)別生成模式。然后，這些可以映射到頂層。遺憾的是，相同內(nèi)核數(shù)量的增加以及基于磁貼的流的使用（缺乏頂級(jí)邏輯）使得分層流更具挑戰(zhàn)性。這些挑戰(zhàn)包括規(guī)劃工作、帶基臺(tái)的平鋪設(shè)計(jì)、測(cè)試成本、布線和時(shí)序收斂。

分組掃描交付解決了與復(fù)雜 SoC 中的掃描分發(fā)相關(guān)的許多挑戰(zhàn)。這種方法允許同時(shí)測(cè)試多個(gè)內(nèi)核，同時(shí)僅使用幾個(gè)芯片級(jí)引腳。它可以在幾乎恒定的時(shí)間內(nèi)有效地測(cè)試任意數(shù)量的相同核心實(shí)例，從而減少對(duì)填充的需求，即使核心具有不同的碼型計(jì)數(shù)或掃描鏈長(zhǎng)度。

Siemens EDA 的 Tessent TestKompress 和流式掃描網(wǎng)絡(luò) （SSN） 解決方案提供分組掃描交付。這些系統(tǒng)旨在解決測(cè)試 SoC 設(shè)計(jì)中的常見 DFT 挑戰(zhàn)，將核心 DFT 優(yōu)化與集成到設(shè)計(jì)中分離，提供可用的輸入/輸出接口。這種方法有效地將測(cè)試交付與核心級(jí) DFT 要求分離。例如，在內(nèi)核級(jí)壓縮中，可以完全根據(jù)芯片 I/O 限制來定義配置。關(guān)于將同時(shí)測(cè)試哪些內(nèi)核的決定是通過編程方式做出的，而不是像傳統(tǒng)的引腳多路復(fù)用方法那樣硬連接。

圖 3：分組掃描交付架構(gòu)。

數(shù)據(jù)包掃描交付的另一個(gè)優(yōu)勢(shì)是其自適應(yīng)智能。在 DFT 設(shè)計(jì)最終確定并生成測(cè)試模式后，可以選擇要測(cè)試的特定內(nèi)核。一旦用戶確定了要測(cè)試的內(nèi)核，數(shù)據(jù)包交付過程就會(huì)得到優(yōu)化，以確保盡可能高效地交付。

系統(tǒng)擴(kuò)展

導(dǎo)致復(fù)雜性的第三個(gè)趨勢(shì)是系統(tǒng)擴(kuò)展。隨著技術(shù)和設(shè)計(jì)的擴(kuò)展，越來越多的功能可以在單個(gè)集成電路 （IC） 中實(shí)現(xiàn)，并且更多的 IC 可以集成到單個(gè)封裝中。

系統(tǒng)擴(kuò)展會(huì)帶來多種挑戰(zhàn)，例如：

• 在流片前優(yōu)化系統(tǒng)架構(gòu)

• 確保功能子系統(tǒng)在芯片中正確協(xié)同工作

• 滿足功能規(guī)范

• 管理共享資源的利用率

• 針對(duì)特定硬件實(shí)施優(yōu)化軟件

將多個(gè)芯片集成到單個(gè)產(chǎn)品中變得更加復(fù)雜，尤其是在使用將多個(gè)小芯片組合到系統(tǒng)級(jí)封裝中的 3D 集成技術(shù)時(shí)。一套全面的基于硬件的功能監(jiān)控工具（以硅 IP 形式提供）可以幫助管理這種復(fù)雜性。功能監(jiān)控應(yīng)提供芯片的完整概述，以及對(duì)每個(gè) IC 子系統(tǒng)的詳細(xì)見解。它還必須實(shí)現(xiàn)硬件和軟件的系統(tǒng)級(jí)可見性，從而增強(qiáng) DFT 結(jié)構(gòu)提供的信息。此外，它應(yīng)該從系統(tǒng)啟動(dòng)的那一刻起就提供準(zhǔn)確而有凝聚力的圖片。

功能監(jiān)控還需要根據(jù)以下方面提供數(shù)據(jù)過濾和采集：

• 可配置的標(biāo)準(zhǔn)

• 靈活選擇感興趣的子系統(tǒng)

• IC 內(nèi)部的數(shù)據(jù)預(yù)過濾

• 時(shí)間 戳

• 可編程交叉觸發(fā)，用于跨不同子系統(tǒng)進(jìn)行數(shù)據(jù)關(guān)聯(lián)收集

• 與系統(tǒng)功能接口兼容的片外數(shù)據(jù)傳輸機(jī)制

• 用于構(gòu)建和集成使用所收集數(shù)據(jù)的 Analytics 應(yīng)用程序的工具

為了最大限度地提高功能監(jiān)控的有效性，必須能夠靈活地分析和響應(yīng)來自分布式系統(tǒng)（片上）和集中式資源（片外）的見解，無論是實(shí)時(shí)分析還是在額外處理后。最大限度地減少集成到芯片設(shè)計(jì)中所需的資源和開銷非常重要。這些功能有助于數(shù)據(jù)收集和見解生成，從而提高投資回報(bào)率。

圖 4：Tessent Embedded Analytics 功能監(jiān)控解決方案。

Tessent Embedded Analytics 提供的功能監(jiān)控以及數(shù)據(jù)收集生成的見解提供了一種獨(dú)特的自適應(yīng)智能形式。在這種情況下，它為優(yōu)化功能作和改進(jìn)最終產(chǎn)品應(yīng)用提供了機(jī)會(huì)。

大規(guī)模部署

在開發(fā)階段遇到的許多問題也會(huì)在部署 IC 或嵌入式系統(tǒng)后出現(xiàn)。例如，結(jié)構(gòu)測(cè)試對(duì)于檢測(cè)與老化相關(guān)的可靠性問題或靜默數(shù)據(jù)錯(cuò)誤 （SDE） 是必要的。有些問題只有在部署后才會(huì)顯現(xiàn)出來;在實(shí)際軟件負(fù)載下，可能會(huì)出現(xiàn)低概率、高影響的性能問題。必須像任何其他錯(cuò)誤一樣檢測(cè)、確定優(yōu)先級(jí)、調(diào)查和解決這些問題。

擴(kuò)展系統(tǒng)的最大挑戰(zhàn)之一是硅的老化以及由此產(chǎn)生的固有可靠性問題。通過分析產(chǎn)品整個(gè)生命周期中來自 DFT 結(jié)構(gòu)的數(shù)據(jù)，并將其與部署前階段收集的類似數(shù)據(jù)相結(jié)合，我們可以識(shí)別現(xiàn)場(chǎng)故障并開發(fā)老化和可靠性模型。這種方法使我們能夠提前預(yù)測(cè)潛在的故障。此方法的一個(gè)關(guān)鍵應(yīng)用是檢測(cè)由數(shù)據(jù)損壞引起的 SDE。

確定性系統(tǒng)內(nèi)測(cè)試已經(jīng)投入使用，預(yù)計(jì)采用率會(huì)越來越高。它們有助于處理測(cè)試數(shù)據(jù)量的急劇增長(zhǎng)。Tessent In-System Test 支持創(chuàng)建高質(zhì)量、確定性的測(cè)試模式。Tessent In-System Test （IST） 是對(duì) Tessent SSN 的補(bǔ)充，增強(qiáng)了其在系統(tǒng)內(nèi)、現(xiàn)場(chǎng)環(huán)境中使用的能力。設(shè)計(jì)人員可以使用在系統(tǒng)測(cè)試控制器，直接通過 SSN 總線應(yīng)用使用 Tessent SSN 軟件生成的嵌入式確定性測(cè)試 （EDT） 模式。

圖 5： 在系統(tǒng)確定性測(cè)試邏輯。

在任何 SLM 解決方案中，都需要對(duì)設(shè)備進(jìn)行持續(xù)測(cè)試和監(jiān)控，以確保其在整個(gè)運(yùn)行過程中的最佳性能、可靠性和安全性。Tessent In-System Test 支持在芯片的整個(gè)生命周期內(nèi)應(yīng)用高質(zhì)量、確定性的測(cè)試模式進(jìn)行系統(tǒng)內(nèi)和現(xiàn)場(chǎng)測(cè)試。

總結(jié)

每一次挑戰(zhàn)都蘊(yùn)含著機(jī)遇。芯片生命周期解決方案為利用技術(shù)、設(shè)計(jì)和系統(tǒng)擴(kuò)展趨勢(shì)的公司提供了顯著的優(yōu)勢(shì)，尤其是那些大規(guī)模部署的公司。芯片生命周期管理涉及在現(xiàn)場(chǎng)部署芯片后從芯片中無縫收集數(shù)據(jù)。此過程包括一套工具，這些工具可以有效地使用和分析數(shù)據(jù)，從而提供對(duì)系統(tǒng)性能的關(guān)鍵見解。

除了硅級(jí)基礎(chǔ)設(shè)施之外，端到端 SLM 還需要從傳統(tǒng)的芯片設(shè)計(jì)工具工作流程中轉(zhuǎn)變。它需要實(shí)施全面的閉環(huán)數(shù)字孿生概念，這有助于將數(shù)據(jù)從實(shí)時(shí)的現(xiàn)場(chǎng)產(chǎn)品傳回以進(jìn)行分析和評(píng)估。這些數(shù)據(jù)可以與設(shè)計(jì)、開發(fā)、仿真、制造和測(cè)試的早期階段相關(guān)聯(lián)。

隨著創(chuàng)新步伐繼續(xù)每年產(chǎn)生更多的數(shù)字系統(tǒng)，我們生成的數(shù)據(jù)呈指數(shù)級(jí)增長(zhǎng)，這些數(shù)據(jù)可用于分析并可能貨幣化。這使得數(shù)字化轉(zhuǎn)型成為一段持續(xù)的旅程，即使對(duì)于已經(jīng)數(shù)字化數(shù)十年的公司也是如此。

現(xiàn)代系統(tǒng)的復(fù)雜性可以通過將應(yīng)對(duì)各種結(jié)垢挑戰(zhàn)的基礎(chǔ)元素與尖端技術(shù)集成來解決。最重要的是，當(dāng)這些基本元素?zé)o縫協(xié)作時(shí)，采用 SLM 解決方案的巨大好處最容易實(shí)現(xiàn)。

Siemens EDA 的 Tessent Silicon Lifecycle Solutions 通過使用高質(zhì)量的 DFT 簡(jiǎn)化設(shè)計(jì)復(fù)雜性，從而加快上市時(shí)間。這些解決方案包括高級(jí)調(diào)試、安全和信息安全功能，以及實(shí)時(shí)數(shù)據(jù)分析，以應(yīng)對(duì)當(dāng)今芯片生命周期中不斷變化的挑戰(zhàn)。