fpga ip 文章進(jìn)入fpga ip技術(shù)社區(qū)

Inuitive 與 Arteris IP 合作為邊緣設(shè)備提供下一代視覺處理技術(shù)

Inuitive? 和業(yè)界領(lǐng)先的提供片上網(wǎng)絡(luò)(NoC)互連和IP部署軟件以加快系統(tǒng)級(jí)芯片(SoC)創(chuàng)建的系統(tǒng)IP供應(yīng)商 Arteris? Inc.今天宣布，Inuitive 已為其下一代計(jì)算機(jī)視覺平臺(tái)部署了 Arteris FlexNoC? 互連 IP。該技術(shù)解決了連接和時(shí)序收斂的挑戰(zhàn)，可以實(shí)現(xiàn)先進(jìn)的下一代前沿視覺處理器所需的激進(jìn)性能目標(biāo)。這些先進(jìn)的 SoC 將擴(kuò)展多核視覺處理并增強(qiáng)高質(zhì)量的深度傳感。這些芯片將部署在 3D 深度成像、物體識(shí)別和跟蹤，以及其他使用計(jì)算機(jī)視覺算法的各種應(yīng)用中，比如增強(qiáng)現(xiàn)實(shí)、虛
關(guān)鍵字： Arteris IP 視覺處理器

燦芯半導(dǎo)體推出兩項(xiàng)創(chuàng)新技術(shù)用于DDR物理層

一站式定制芯片及IP供應(yīng)商——燦芯半導(dǎo)體日前宣布推出用于高速DDR物理層中的Zero-Latency （零延遲）和True-Adaptive（真自適應(yīng)）兩項(xiàng)技術(shù)。這兩項(xiàng)技術(shù)已經(jīng)開始在12/14 FinFET, 22/28nm的DDR4/LPDDR4,4x高性能物理層IP上進(jìn)行部署，將為客戶帶來更高效、更穩(wěn)定的全新體驗(yàn)。 Zero-Latency （零延遲）技術(shù)在讀數(shù)據(jù)通路上，采用了兩種可選的、獨(dú)特的采樣方式進(jìn)行數(shù)據(jù)轉(zhuǎn)換，而不像其他DDR物理層供貨商采用FIFO進(jìn)行跨時(shí)鐘域轉(zhuǎn)換，此技術(shù)將延遲降低
關(guān)鍵字：燦芯 DDR IP

超高數(shù)據(jù)流通量FPGA新品類中的Block RAM級(jí)聯(lián)架構(gòu)

概述隨著數(shù)據(jù)中心、人工智能、自動(dòng)駕駛、5G、計(jì)算存儲(chǔ)和先進(jìn)測試等應(yīng)用的數(shù)據(jù)量和數(shù)據(jù)流量不斷增大，不僅需要引入高性能、高密度FPGA來發(fā)揮其并行計(jì)算和可編程硬件加速功能，而且還對(duì)大量數(shù)據(jù)在FPGA芯片內(nèi)外流動(dòng)提出了更高的要求。于是，在FPGA芯片中集成包括片上二維網(wǎng)絡(luò)（2D NoC）和各種最新高速接口的新品類FPGA芯片應(yīng)運(yùn)而生，成為FPGA產(chǎn)業(yè)和相關(guān)應(yīng)用的新熱點(diǎn)。拉開這場FPGA芯片創(chuàng)新大幕的是全球最大的獨(dú)立FPGA技術(shù)和產(chǎn)品提供商Achronix半導(dǎo)體公司，其采用7nm工藝打造的Achronix Spe
關(guān)鍵字： Achronix FPGA Block RAM 級(jí)聯(lián)架構(gòu)

CEVA 和FLEX LOGIX宣布成功推出首款具有嵌入式 FPGA 的 DSP 芯片，以支持靈活/可更改的指令集架構(gòu)

可重構(gòu)計(jì)算解決方案、架構(gòu)和軟件的領(lǐng)先供應(yīng)商Flex Logixò Technologies, Inc.與全球領(lǐng)先的無線連接和智能傳感技術(shù)及集成IP解決方案的授權(quán)許可廠商CEVA, Inc.宣布成功推出世界上第一個(gè)集成CEVA-X2 DSP指令擴(kuò)展接口的 Flex Logix EFLX? 嵌入式FPGA (eFPGA)芯片產(chǎn)品。這款A(yù)SIC器件稱為 SOC2，支持靈活和可更改的指令集，以滿足要求嚴(yán)苛且不斷變化的處理工作負(fù)載。該產(chǎn)品由 Bar-Ilan大學(xué) SoC 實(shí)驗(yàn)室設(shè)計(jì)，并采用臺(tái)積電16
關(guān)鍵字： CEVA FPGA DSP

Codasip為RISC-V處理器系列增加Veridify安全啟動(dòng)功能

可定制RISC-V處理器知識(shí)產(chǎn)權(quán)（IP）和處理器設(shè)計(jì)自動(dòng)化的領(lǐng)導(dǎo)者Codasip日前宣布，Veridify Security公司的抗量子安全工具現(xiàn)在可以通過安全啟動(dòng)功能支持Codasip的RISC-V處理器。在固件加載到Codasip處理器上時(shí)，Veridify的安全算法就會(huì)對(duì)其進(jìn)行驗(yàn)證，以使RISC-V開發(fā)人員確信嵌入式系統(tǒng)是安全可用的。Veridify的安全啟動(dòng)功能是基于一種比傳統(tǒng)加密方法運(yùn)行速度更快的算法；只需要很小的代碼空間和超低功耗，非常適合Codasip的低功耗嵌入式處理器系列。通過使用Ver
關(guān)鍵字： Codasip RISC-V IP

萊迪思發(fā)布兩款新品持續(xù)拓展FPGA市場布局

作為低功耗FPGA領(lǐng)域的領(lǐng)先供應(yīng)商，萊迪思半導(dǎo)體可以說是全球FPGA出貨量最多的廠商之一，為通信、計(jì)算、工業(yè)、汽車和消費(fèi)市場客戶提供著從網(wǎng)絡(luò)邊緣到云端的各類解決方案。40年來，萊迪思的創(chuàng)新之路從未間斷，并于5月31日推出了兩款新品——MachXO5-NX系列產(chǎn)品和Lattice ORAN解決方案集合。其中，MachXO5-NX系列產(chǎn)品通過增加邏輯和存儲(chǔ)器資源、支持穩(wěn)定的3.3 V I/O以及差異化的安全功能集，實(shí)現(xiàn)了新一代的安全控制功能，Lattice ORAN解決方案集合可實(shí)現(xiàn)穩(wěn)定的控制數(shù)據(jù)安全、靈活的
關(guān)鍵字：萊迪恩 FPGA 半導(dǎo)體

中國 FPGA 賽道加劇內(nèi)卷，16/28nm 競爭打響：國產(chǎn)芯片高端化仍需 3-5 年

今年 2 月 14 日，一場 498 億美元的大并購，讓一路低調(diào)蟄伏數(shù)年的 AMD 搖身一變，成為全球 FPGA 領(lǐng)域的領(lǐng)頭羊。而其收購的對(duì)象賽靈思，也因此“嫁入豪門”，成為 AMD 異構(gòu)計(jì)算集群“大戰(zhàn)略”中的核心角色。興許是受到這場世紀(jì)大并購的刺激，遠(yuǎn)在大洋彼岸另一端的中國 FPGA 賽道，自年初以來也一路高歌猛進(jìn)，融資不斷。5 月 18 日，廣東高云半導(dǎo)體宣布完成總規(guī)模 8.8 億元的重磅 B + 輪融資；5 月底，中科億海也完成了總規(guī)模 3 億元的 B 輪融資；時(shí)間進(jìn)入 6 月，專注通用 FPGA
關(guān)鍵字： FPGA AI 國產(chǎn)

Arm 全面計(jì)算解決方案重新定義視覺體驗(yàn) 強(qiáng)力賦能移動(dòng)游戲

新聞重點(diǎn)：· 全新旗艦產(chǎn)品 Immortalis GPU 將顯著優(yōu)化安卓游戲體驗(yàn)，并首次推出基于硬件的光線追蹤功能· 最新 Armv9 CPU 將峰值和效率性能提升至全新水平· 新的 Arm 全面計(jì)算解決方案 (Total Compute Solutions) 可滿足各級(jí)別的性能、效率和可擴(kuò)展
關(guān)鍵字： arm IP 移動(dòng)游戲

NOVATEK NT98560 監(jiān)控與AIoT產(chǎn)品方案

聯(lián)詠芯片NT98560是一款高度集成的SoC，具有高畫質(zhì)、低碼率、低功耗，適用于2Mp 至5Mp Edge-IP Camera應(yīng)用。NT98560集成了ARM Cortex A9 CPU內(nèi)核、新一代 ISP、H.265/H.264視頻壓縮編解碼器、高性能硬件DLA模塊、圖形引擎、顯示控制器、以太網(wǎng)PHY、USB 2.0 (Host/Device)、音頻編解碼器、RTC和SD/SDIO 3.0提供最佳性價(jià)比Edge-IP Camera解決方案、可適用于Professional IPCAM、HOME / Co
關(guān)鍵字： IP CAM nt98560 aiot ai

全新推出的Codasip Studio Mac版本為RISC-V處理器帶來更多的差異化設(shè)計(jì)潛力

可定制RISC-V處理器硅知識(shí)產(chǎn)權(quán)（IP）的領(lǐng)導(dǎo)者Codasip日前宣布，其Codasip Studio平臺(tái)現(xiàn)已支持蘋果公司macOS Monterey（當(dāng)前macOS的主要版本）。Codasip Studio是一個(gè)處理器設(shè)計(jì)自動(dòng)化平臺(tái)，用于完成Codasip領(lǐng)先的RISC-V處理器IP的定制，使設(shè)計(jì)人員能夠快速且輕松地定制其處理器設(shè)計(jì)，以面向特定領(lǐng)域中的應(yīng)用實(shí)現(xiàn)最高性能。Codasip Studio還可以用于創(chuàng)建Codasip的業(yè)內(nèi)最佳的RISC-V處理器內(nèi)核，并幫助設(shè)計(jì)人員評(píng)估微架構(gòu)的替代方案。應(yīng)用軟
關(guān)鍵字： RISC-V IP

先進(jìn)FPGA開發(fā)工具中的時(shí)序分析

1. 概述對(duì)于現(xiàn)今的FPGA芯片供應(yīng)商，在提供高性能和高集成度獨(dú)立FPGA芯片和半導(dǎo)體知識(shí)產(chǎn)權(quán)（IP）產(chǎn)品的同時(shí)，還需要提供性能卓越且便捷易用的開發(fā)工具。本文將以一家領(lǐng)先的FPGA解決方案提供商Achronix為例，來分析FPGA開發(fā)工具套件如何與其先進(jìn)的硬件結(jié)合，幫助客戶創(chuàng)建完美的、可在包括獨(dú)立FPGA芯片和帶有嵌入式FPGA（eFPGA）IP的ASIC或者SoC之間移植的開發(fā)成果。隨著人工智能、云計(jì)算、邊緣計(jì)算、智能駕駛和5G等新技術(shù)在近幾年異軍突起，也推動(dòng)了FPGA技術(shù)的快速發(fā)展，如Achronix
關(guān)鍵字： FPGA 時(shí)序分析 Achronix

Rokid公司采用萊迪思FPGA 實(shí)現(xiàn)工業(yè)級(jí)X-Craft AR頭盔的視頻功能

萊迪思半導(dǎo)體公司，低功耗可編程器件的領(lǐng)先供應(yīng)商，今日宣布Rokid公司選擇萊迪思CrossLink?系列FPGA用于其最新的工業(yè)級(jí)、5G X-Craft增強(qiáng)現(xiàn)實(shí)（AR）頭盔。X-Craft專為石油和天然氣、電力、航空、鐵路運(yùn)輸?shù)葟?fù)雜和高風(fēng)險(xiǎn)的環(huán)境而設(shè)計(jì)，采用了低功耗、高可靠性和小尺寸的萊迪思FPGA來實(shí)現(xiàn)頭盔的MIPI?視頻接口。 Rokid硬件產(chǎn)品總監(jiān)劉志能先生表示：“我們很高興與萊迪思合作，他們的低功耗、小尺寸、高帶寬解決方案產(chǎn)品可以幫助我們優(yōu)化用戶體驗(yàn)并提高效率，這些方案在Rokid X-
關(guān)鍵字：萊迪思 FPGA

應(yīng)對(duì)系統(tǒng)控制架構(gòu)中的系統(tǒng)復(fù)雜性

新冠疫情擾亂了全球的行業(yè)和經(jīng)濟(jì)，許多原先在辦公室辦公的員工不得不遠(yuǎn)程工作。勞動(dòng)力的分散也給服務(wù)器、數(shù)據(jù)中心、網(wǎng)絡(luò)和通信系統(tǒng)帶來了巨大的壓力。?例如，在美國，有71%的員工一直以來或大部分時(shí)間都在家工作，這給網(wǎng)絡(luò)互連帶來了壓力，也讓日常的計(jì)算更加依賴云服務(wù)以及5G和LTE等基礎(chǔ)設(shè)施。管理咨詢公司麥肯錫的研究表明，在疫情之后，“發(fā)達(dá)經(jīng)濟(jì)體中20%到25%的勞動(dòng)力可以每周在家工作3到5天，是疫情之前的4到5倍。研究表明，這可能導(dǎo)致“工作地域發(fā)生巨大變化，個(gè)人和公司從大城市轉(zhuǎn)移到郊區(qū)和小城市。”&nbs
關(guān)鍵字：萊迪思 FPGA

Microchip 宣布業(yè)界首款基于RISC-V的片上系統(tǒng)（SoC）FPGA開始量產(chǎn)

業(yè)界首款支持免專利費(fèi)RISC-V開放式指令集架構(gòu)（ISA）的SoC現(xiàn)場可編程門陣列（FPGA）近日開始量產(chǎn)，迎來嵌入式處理器發(fā)展歷程中的一個(gè)重要里程碑。隨著客戶繼續(xù)快速采用PolarFire? SoC FPGA，Microchip Technology Inc.（美國微芯科技公司）宣布MPFS250T以及之前發(fā)布的MPFS025T已具備量產(chǎn)條件。Microchip同時(shí)宣布，旗下Mi-V生態(tài)系統(tǒng)將繼續(xù)簡化RISC-V的采用，以支持新一類體積更小、功耗和成本更低的工業(yè)、物聯(lián)網(wǎng)和其他邊緣計(jì)算產(chǎn)品。Microch
關(guān)鍵字： RISC-V FPGA

燦芯半導(dǎo)體推出高精度16位SAR ADC

一站式定制芯片及IP供應(yīng)商——燦芯半導(dǎo)體日前宣布推出高精度16位逐次逼近型（16bit SAR）ADC。該IP首個(gè)測試芯片基于中芯國際55nm工藝流片成功，現(xiàn)已完成EVB測試，可提供給客戶進(jìn)行評(píng)估。該IP采樣率為1MHz, ENOB（有效位）可達(dá)14bit，通常情況下其DNL（微分線性誤差）介于-0.4LSB至0.47LSB之間，INL（積分線性誤差）居于-1.8LSB至2.2LSB之間，其典型功耗是4.25mA，性能指標(biāo)處于國內(nèi)領(lǐng)先水平。燦芯半導(dǎo)體深耕高精度12/14/16 bit SAR
關(guān)鍵字： ADC IP