cadence.spb.15.2. 文章最新資訊

ZigBee成為802.15.4的明星

　　目前，全球IEEE 802.15.4和ZigBee芯片組銷售收入增長十分引人注目。據(jù)ABI調(diào)查公司預(yù)測，2005~2012年均增長率達(dá)到63%。今年為6000萬美元，2009年達(dá)到1億美元(如圖1)。圖1 全球IEEE 802.15.4和Zigbee芯片組銷售收入　　ZigBee技術(shù)首先被運(yùn)用到軍事領(lǐng)域，之后這項技術(shù)逐步被應(yīng)用到民用領(lǐng)域。在民用中，符合802.15.4的主要有ZigBee和一些專用的協(xié)議棧(如圖2)。其中發(fā)展速度最快的當(dāng)屬ZigBee了，例如無線傳感網(wǎng)絡(luò)、自
關(guān)鍵字： ZigBee IEEE 802.15.4 芯片組智能家居 200808

多個Zigbee監(jiān)測網(wǎng)絡(luò)遠(yuǎn)程監(jiān)控的實(shí)現(xiàn)

　　1.概述　　基于IEEE802.15.4標(biāo)準(zhǔn)的Zigbee傳感器網(wǎng)絡(luò)技術(shù)是一種短距離、低速率無線網(wǎng)絡(luò)技術(shù)。其低功耗、易部署等特性，使它在無線監(jiān)控、工業(yè)自動化、家居智能化等領(lǐng)域成了應(yīng)用研究的熱點(diǎn)。　　結(jié)合IP網(wǎng)絡(luò)技術(shù)，可方便地實(shí)現(xiàn)對Zigbee監(jiān)測網(wǎng)絡(luò)的遠(yuǎn)程監(jiān)控。通常的實(shí)現(xiàn)方式是在兩種異質(zhì)網(wǎng)絡(luò)的結(jié)合點(diǎn)（網(wǎng)關(guān)節(jié)點(diǎn)）上實(shí)現(xiàn)一個嵌入式的WebServer。對于多個Zigbee監(jiān)測網(wǎng)絡(luò)，這種實(shí)現(xiàn)方式在集中監(jiān)管上存在一定的困難。　　本文給出了利用IBM的Websphere消息中間件技術(shù)，對多個Zigb
關(guān)鍵字： Zigbee 傳感器網(wǎng)絡(luò) IEEE802.15.4 Websphere

EDA工具：太貴，太便宜？

　　如果你問不同的人，會得出截然相反的結(jié)論。　　幾年前筆者參加過某EDA產(chǎn)品發(fā)布會后，咨詢一家國內(nèi)某微電子所的專家對此意見，他說：“一套新的設(shè)計工具要20萬美元！相當(dāng)于我們所一年的利潤，而且這只是一個設(shè)計工具！”頓時，筆者為高科技即將造福我國設(shè)計業(yè)的興奮勁兒被冷卻了。　　但是你去問EDA公司，他們的觀點(diǎn)就不同了。最典型的，記得一家EDA廠商的老總說：你不要看一件東西本身的價格有多少，而要看它實(shí)際帶來的價值有多大？如果你拿一個工具可以開發(fā)一個流行的產(chǎn)品，帶來了100萬美元的
關(guān)鍵字： EDA Cadence IC設(shè)計業(yè) 居龍先生

Cadence推出C-to-Silicon Compiler

　　加州圣荷塞，2008年7月15日——全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司（納斯達(dá)克: CDNS），今天宣布推出Cadence® C-to-Silicon Compiler，這是一種高階綜合產(chǎn)品，能夠讓設(shè)計師在創(chuàng)建和復(fù)用系統(tǒng)級芯片IP的過程中，將生產(chǎn)力提高10倍。C-to-Silicon Compiler中的創(chuàng)新技術(shù)成為溝通系統(tǒng)級模型之間的橋梁，它們通常是用C/C++ 和SystemC寫成的，而寄存器傳輸級（RTL）模型通常被用于檢驗(yàn)、實(shí)現(xiàn)和集成SoC。這種
關(guān)鍵字： Cadence SoC C-to-Silicon Compiler 半導(dǎo)體

Cadence推出C-to-Silicon Compiler拓展系統(tǒng)級產(chǎn)品

　　全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司（納斯達(dá)克: CDNS），今天宣布推出Cadence® C-to-Silicon Compiler，這是一種高階綜合產(chǎn)品，能夠讓設(shè)計師在創(chuàng)建和復(fù)用系統(tǒng)級芯片IP的過程中，將生產(chǎn)力提高10倍。C-to-Silicon Compiler中的創(chuàng)新技術(shù)成為溝通系統(tǒng)級模型之間的橋梁，它們通常是用C/C++ 和SystemC寫成的，而寄存器傳輸級（RTL）模型通常被用于檢驗(yàn)、實(shí)現(xiàn)和集成SoC。這種重要的新功能對于開發(fā)新型SoC和系統(tǒng)級IP，用于消費(fèi)電子、無
關(guān)鍵字： Cadence C-to-Silicon Compiler

利用BSP-15 DSP處理器上GPDP實(shí)現(xiàn)VGA/XGA信號采集

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： BSP-15 DSP GPDP iMMediaTools YUV RGB

Cadence推出C-to-Silicon Compiler拓展系統(tǒng)級產(chǎn)品

　　全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司（納斯達(dá)克: CDNS），今天宣布推出Cadence® C-to-Silicon Compiler，這是一種高階綜合產(chǎn)品，能夠讓設(shè)計師在創(chuàng)建和復(fù)用系統(tǒng)級芯片IP的過程中，將生產(chǎn)力提高10倍。C-to-Silicon Compiler中的創(chuàng)新技術(shù)成為溝通系統(tǒng)級模型之間的橋梁，它們通常是用C/C++ 和SystemC寫成的，而寄存器傳輸級（RTL）模型通常被用于檢驗(yàn)、實(shí)現(xiàn)和集成SoC。這種重要的新功能對于開發(fā)新型SoC和系統(tǒng)級IP，用于消費(fèi)電子、無
關(guān)鍵字： Cadence RTL SoC IP

使用無線網(wǎng)絡(luò)分析器調(diào)試ZigBee協(xié)議系統(tǒng)

摘要：本文詳細(xì)探討了使用無線網(wǎng)絡(luò)分析器調(diào)試ZigBee協(xié)議系統(tǒng)的基本方法，從而便于更好地確保網(wǎng)絡(luò)的可靠性。關(guān)鍵詞：無線網(wǎng)絡(luò)分析器；ZigBee；802.15.4 　　短距離無線網(wǎng)絡(luò)市場正呈爆炸性增長。In-Stat稱，通過ZigBee協(xié)議規(guī)范和其他專有協(xié)議，到2009年IEEE 802.15.4無線個人局域網(wǎng)(PAN)的市場可實(shí)現(xiàn)200%的增長，年發(fā)貨量將超過1,5000萬單位。　　對于無線設(shè)計人員而言，目前有許多射頻(RF)收發(fā)器和ZigBee協(xié)
關(guān)鍵字： ZigBee 無線網(wǎng)絡(luò) 分析器 802.15.4 200806

CADENCE與Common Platform及ARM合作提供45納米RTL-to-GDSII參考流程

　　全球電子設(shè)計創(chuàng)新企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ: CDNS)今天宣布面向Common Platform™技術(shù)的45納米參考流程將于2008年7月面向大眾化推出。Cadence®與Common Platform技術(shù)公司包擴(kuò)IBM、特許半導(dǎo)體制造公司和三星聯(lián)合開發(fā)RTL-to-GDSII 45納米流程，滿足高級節(jié)點(diǎn)設(shè)計需要。該參考流程基于對應(yīng)Common Power Format（CPF）的Cadence低功耗解決方案，而且還包含來自Cadence的關(guān)鍵可制造性設(shè)計（De
關(guān)鍵字： CADENCE Common Platform ARM RTL-to-GDSII 低功耗

Cadence為TSMC提供高級可制造性設(shè)計(DFM)解決方案

　　Cadence設(shè)計系統(tǒng)公司宣布其多種領(lǐng)先技術(shù)已經(jīng)納入TSMC參考流程9.0版本中。這些可靠的能力幫助設(shè)計師使其產(chǎn)品更快地投入量產(chǎn)，提供了自動化的、前端到后端的流程，實(shí)現(xiàn)高良品率、省電型設(shè)計，面向晶圓廠的40納米生產(chǎn)工藝。　　Cadence已經(jīng)在多代的工藝技術(shù)中與TSMC合作，開發(fā)參考流程，提供低功耗設(shè)計能力和高級DFM方法學(xué)。通過參考流程9.0，Cadence將這些性能拓展到該晶圓廠的40納米工藝節(jié)點(diǎn)，使用光刻物理分析和強(qiáng)化的統(tǒng)計靜態(tài)時序分析能力，此外一直追隨TSMC參考流程的Cadence已經(jīng)支
關(guān)鍵字： Cadence 晶圓設(shè)計 DFM 低功耗

Cadence多種領(lǐng)先技術(shù)納入TSMC參考流程9.0版本

　　全球電子設(shè)計創(chuàng)新企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ: CDNS)今天宣布其多種領(lǐng)先技術(shù)已經(jīng)納入TSMC參考流程9.0版本中。這些可靠的能力幫助設(shè)計師使其產(chǎn)品更快地投入量產(chǎn)，提供了自動化的、前端到后端的流程，實(shí)現(xiàn)高良品率、省電型設(shè)計，面向晶圓廠的40納米生產(chǎn)工藝。　　“TSMC和Cadence之間的合作提供了自動化的設(shè)計技術(shù)，這是在高級工藝節(jié)點(diǎn)上實(shí)現(xiàn)低風(fēng)險和快速量產(chǎn)的必要技術(shù)，”TSMC設(shè)計基礎(chǔ)架構(gòu)營銷部高級主管S.T. Juang說。　　Cadence已經(jīng)在多
關(guān)鍵字： Cadence TSMC DFM

Cadence與UMC推出65納米低功耗參考設(shè)計流程

　　全球電子設(shè)計創(chuàng)新企業(yè)Cadence設(shè)計系統(tǒng)公司 (NASDAQ: CDNS)與領(lǐng)先的全球半導(dǎo)體晶圓廠UMC (NYSE: UMC, TSE: 2303)今天宣布推出基于通用功率格式（CPF）的低功耗參考設(shè)計流程，面向UMC 65納米工藝。該參考流程讓客戶能夠在使用UMC的低功耗套件時實(shí)現(xiàn)最佳的65納米低功耗設(shè)計，該套件中包含了基于CPF的庫和其他知識產(chǎn)權(quán)。　　這種65納米低功耗參考流程使用UMC的“Leon”測試芯片作為參考設(shè)計。Leon是一個開放源碼的32位RISC微處理
關(guān)鍵字： Cadence UMC 低功耗 Leon CPF

Cadence推出對應(yīng)OVM的驗(yàn)證IP

　　全球電子設(shè)計創(chuàng)新企業(yè)Cadence 設(shè)計系統(tǒng)公司(NASDAQ: CDNS)今天宣布推出首批兩款對應(yīng)開放式驗(yàn)證方法學(xué)（OVM）的高級測試平臺驗(yàn)證IP（VIP）產(chǎn)品。這些改進(jìn)能夠讓迅猛發(fā)展的OVM用戶團(tuán)體輕松獲得Cadence®指標(biāo)導(dǎo)向型驗(yàn)證解決方案，可預(yù)測地實(shí)現(xiàn)高質(zhì)量驗(yàn)證閉合。AMBA® 3 AXI ™ 和AMBA AHB™ VIP已經(jīng)在數(shù)百種設(shè)計中得以證明，現(xiàn)在作為多語言的通用驗(yàn)證組件（Universal Verification Components ,UV
關(guān)鍵字： Cadence OVM 驗(yàn)證IP VIP

Cadence強(qiáng)化的高級節(jié)點(diǎn)設(shè)計解決方案對定制IC設(shè)計實(shí)現(xiàn)經(jīng)過實(shí)際生產(chǎn)驗(yàn)證的改良

　　全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(納斯達(dá)克: CDNS)，今天公布了一系列新的定制IC設(shè)計功能，幫助芯片制造商加快大型復(fù)雜設(shè)計的量產(chǎn)化，尤其是在65納米及以下的高級節(jié)點(diǎn)工藝。這些經(jīng)過實(shí)際生產(chǎn)證明對Virtuoso?技術(shù)的提升，進(jìn)一步強(qiáng)化了Cadence用于降低風(fēng)險和提升生產(chǎn)力的同時管理幾何尺寸與復(fù)雜性的全套解決方案。　　對Virtuoso? 定制設(shè)計平臺的主要改進(jìn)將會出現(xiàn)在最新版本中，提供更為緊密的可生產(chǎn)性整合、更好的寄生分析，更快的仿真工具，用于精確而高效地驗(yàn)證
關(guān)鍵字： Cadence IC 定制數(shù)字模擬/混合信號系統(tǒng)級芯片設(shè)計 Virtuoso

Cadence新技術(shù)加速模擬和混合信號驗(yàn)證

　　全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(納斯達(dá)克: CDNS)，今天宣布Cadence®Virtuoso® Spectre® Circuit Simulator中的高級“turbo”技術(shù)目前已經(jīng)推出，這是業(yè)界領(lǐng)先的模擬SPICE電路仿真器，獲得了全面的晶圓廠支持。這種turbo技術(shù)能夠在提升性能的同時，確保硅片的精確性，讓設(shè)計師能夠驗(yàn)證他們復(fù)雜的大型模擬設(shè)計，例如PLL(phase-locked loops)、ADC(analog-to-di
關(guān)鍵字： Cadence turbo Cadence?Virtuoso? Spectre? Circuit Simulator