cadence.spb.15.2. 文章最新資訊

Cadence為PCB設(shè)計(jì)制訂新標(biāo)準(zhǔn)Global Route Environment

　　Cadence設(shè)計(jì)系統(tǒng)公司今日發(fā)布了面向Cadence® Allegro® PCB設(shè)計(jì)的Global Route Environment技術(shù)。這一革命性的技術(shù)結(jié)合了圖形化的互連流規(guī)劃架構(gòu)和層次化全局布線引擎，為PCB設(shè)計(jì)人員提供了自動(dòng)、智能的規(guī)劃和布線環(huán)境。作為首個(gè)將智能自動(dòng)化引入前所未有領(lǐng)域的自動(dòng)布線解決方案，Global Route Environment 技術(shù)代表了一次意義重大的飛躍，并建立了一種全新的PCB設(shè)計(jì)規(guī)范。　　該技術(shù)問世之前，PCB設(shè)計(jì)人員要花費(fèi)幾周或幾個(gè)月的時(shí)間
關(guān)鍵字： Cadence PCB 單片機(jī) 嵌入式系統(tǒng) PCB 電路板

CADENCE邏輯設(shè)計(jì)技術(shù)為亞太芯片設(shè)計(jì)商帶來競(jìng)爭(zhēng)優(yōu)勢(shì)

　CADENCE宣布四家亞太芯片設(shè)計(jì)公司——Altek 公司、互芯集成電路有限公司（CoolSand Technologies）、韓國(guó)電子通信研究院(ETRI)以及 Moai電子公司已經(jīng)選擇具有全局綜合技術(shù)的 Cadence® Encounter® RTL Compiler解決方案，以改良芯片設(shè)計(jì)，加快上市時(shí)間。Encounter RTL Compiler綜合與Encounter Confo
關(guān)鍵字： CADENCE 單片機(jī) 競(jìng)爭(zhēng)優(yōu)勢(shì) 邏輯設(shè)計(jì) 嵌入式系統(tǒng) 通訊網(wǎng)絡(luò) 無線亞太芯片設(shè)計(jì)商

飛思卡爾使用CADENCE模擬混合信號(hào)錦囊加速流程開發(fā)

　　Cadence宣布飛思卡爾半導(dǎo)體公司已經(jīng)采用Cadence Analog Mixed Signal (AMS) Methodology Kit。飛思卡爾是無線、網(wǎng)絡(luò)、汽車、消費(fèi)和工業(yè)市場(chǎng)的嵌入式半導(dǎo)體設(shè)計(jì)及制造的全球領(lǐng)先企業(yè)。飛思卡爾已經(jīng)采用AMS Methodology Kit以應(yīng)用高級(jí)AMS技術(shù)、流程和方法學(xué)的主要功能。通過使用Cadence錦囊作為其基礎(chǔ)方法學(xué)，飛思卡爾能夠更加迅速地獲取并在全球?qū)嵤?、?nèi)部開發(fā)世界級(jí)設(shè)
關(guān)鍵字： CADENCE 單片機(jī) 飛思卡爾混合信號(hào) 流程開發(fā) 模擬嵌入式系統(tǒng)

基于ZigBee的無線網(wǎng)絡(luò)技術(shù)及其應(yīng)用

　　摘　要：ZigBee是一種新興的短距離、低速率無線網(wǎng)絡(luò)技術(shù),本文詳細(xì)分析了ZigBee技術(shù),IEEE802.15.4標(biāo)準(zhǔn)及相關(guān)應(yīng)用,討論了它們的關(guān)系和相對(duì)其它技術(shù)的特點(diǎn),并對(duì)其在家庭無線通信網(wǎng)中的應(yīng)用前景進(jìn)行了分析和展望。本文還針對(duì)無線網(wǎng)絡(luò)與NGN(IPV6)的結(jié)合做了分析。　　關(guān)鍵詞：IEEE802.15.4 ZigBee 短距離無線網(wǎng)絡(luò) IPV6 　　長(zhǎng)期以來,低價(jià)、低傳輸率、短距離、低功率的無線通訊市場(chǎng)一直存在著。自從Bluetooth出現(xiàn)
關(guān)鍵字： IEEE802.15.4 IPV6 ZigBee 短距離無線網(wǎng)絡(luò)

Cadence推出第一套完整支持CPF的解決方案

　　Cadence推出了Cadence Low-Power Solution，這是用于低功耗芯片的邏輯設(shè)計(jì)、驗(yàn)證和實(shí)現(xiàn)的業(yè)界第一套完全集成的、標(biāo)準(zhǔn)化的流程。Cadence Low-Power Solution將領(lǐng)先的設(shè)計(jì)、驗(yàn)證和實(shí)現(xiàn)技術(shù)與Si2 Common Power Format （CPF）相集成，為IC工程師提供端到端的低功耗設(shè)計(jì)方案。CPF是在設(shè)計(jì)過程初期詳細(xì)定義節(jié)約功耗技術(shù)的標(biāo)準(zhǔn)化格式。通過在整個(gè)設(shè)計(jì)過程中保存低功耗
關(guān)鍵字： Cadence CPF 解決方案

Microchip 2.4 GHz IEEE 802.15.4 收發(fā)器及網(wǎng)絡(luò)分析器工具

締造完整 ZigBee 協(xié)議平臺(tái) Microchip 同時(shí)推出用于 IEEE 802.15.4 無線網(wǎng)絡(luò)的免費(fèi) MiWi協(xié)議棧，適用于存儲(chǔ)空間有限并追求成本效益的應(yīng)用 Microchip Technology（美國(guó)微芯科技公司）近日宣布推出三項(xiàng)用于 IEEE 802.15.4 無線網(wǎng)絡(luò)的新產(chǎn)品。其中，Microchip 首個(gè)射頻收發(fā)器 MRF24J40是一
關(guān)鍵字： 2.4 802.15.4 GHz IEEE Microchip 收發(fā)器網(wǎng)絡(luò)分析器工具

Microchip 802.15.4收發(fā)器及網(wǎng)絡(luò)分析器工具締造完整ZigBee協(xié)議平臺(tái)

　Microchip推出三項(xiàng)用于 IEEE 802.15.4 無線網(wǎng)絡(luò)的新產(chǎn)品。其中，Microchip 首個(gè)射頻收發(fā)器 MRF24J40是一個(gè)針對(duì) ZigBee 協(xié)議及專有無線協(xié)議的 2.4 GHz IEEE 802.15.4 收發(fā)器，適用于要求低功耗和卓越射頻性能的射頻應(yīng)用。ZENA 無線網(wǎng)絡(luò)分析器工具有助于用戶通過利用Microchip 的半導(dǎo)體器件開發(fā)&nbs
關(guān)鍵字： 802.15.4 Microchip ZigBee協(xié)議平臺(tái) 收發(fā)器通訊網(wǎng)絡(luò) 網(wǎng)絡(luò)分析器無線

基于IEEE 802.15.4無線傳感器網(wǎng)絡(luò)的IPv6協(xié)議棧

引言隨著互聯(lián)網(wǎng)的普及，Internet對(duì)人們生活方式的影響越來越巨大，并將繼續(xù)在未來得各領(lǐng)域持續(xù)發(fā)揮其影響力，集成了網(wǎng)絡(luò)技術(shù)，嵌入式技術(shù)、微機(jī)電系統(tǒng)（MEMS）及傳感器技術(shù)的無線傳感器網(wǎng)絡(luò)將Internet為從虛擬世界延伸到物理世界，從而將邏輯上的信息世界與真實(shí)物理世界融合在一起，改變了人與自然交互的方式，滿足了人們對(duì)“無處不在”的網(wǎng)絡(luò)的需求。2000年12月IEEE成立了IEEE 802.15.4 工作組，致力于定義一種供廉價(jià)、固定、便捷或移動(dòng)設(shè)備使用的，復(fù)雜度、成本和功耗極低的低速率無線連接技術(shù)
關(guān)鍵字： 802.15.4 IEEE IPv6 通訊網(wǎng)絡(luò) 無線線傳感器協(xié)議棧

基于飛思卡爾射頻芯片MC13192的無線語音網(wǎng)關(guān)

摘要：本文介紹了基于飛思卡爾低功耗射頻芯片MC13192的無線VoIP網(wǎng)絡(luò)設(shè)計(jì)方案。采用MC13192芯片及IEEE 802.15.4協(xié)議進(jìn)行無線網(wǎng)絡(luò)控制，使用飛思卡爾的低成本32位嵌入式處理器MCF5234作為MCU的無線VoIP網(wǎng)關(guān)的解決方案。本文著重介紹網(wǎng)關(guān)的設(shè)計(jì)，并簡(jiǎn)要介紹了手持設(shè)備的設(shè)計(jì)。關(guān)鍵詞： MC13192；VoIP；802.15.4；網(wǎng)關(guān) 引言VoIP是當(dāng)今熱門技術(shù)，而越來越多的用戶提出了在VoIP網(wǎng)絡(luò)的用戶側(cè)一端構(gòu)建起無線網(wǎng)絡(luò)，傳統(tǒng)意義上的VoIP終端充當(dāng)VoI
關(guān)鍵字： 0612_A 802.15.4 MC13192 RF專題 VoIP 通訊網(wǎng)關(guān) 網(wǎng)絡(luò) 無線雜志_技術(shù)長(zhǎng)廊

掌微科技采用Cadence Encounter數(shù)字IC設(shè)計(jì)平臺(tái)加速GPS芯片設(shè)計(jì)

Cadence宣布掌微科技（Centrality CommunICations）采用了具有全局綜合技術(shù)的Cadence® Encounter® RTL Compiler和Encounter Conformal® Equivalence Checker設(shè)計(jì)工具，成功加速了其芯片實(shí)體設(shè)計(jì)過程，并大大縮小了芯片尺寸。在Cadence先進(jìn)
關(guān)鍵字： Cadence Encounter GPS芯片設(shè)計(jì) 單片機(jī) 嵌入式系統(tǒng) 設(shè)計(jì)平臺(tái) 數(shù)字IC 通訊網(wǎng)絡(luò) 無線掌微科技 EDA IC設(shè)計(jì)

CADENCE與中芯國(guó)際提供90納米低功耗解決方案

Encounter 時(shí)序系統(tǒng)應(yīng)用于 SMIC 的90納米工藝 Cadence 設(shè)計(jì)系統(tǒng)公司 (Nasdaq: CDNS)與中芯國(guó)際集成電路制造有限公司 (SMIC)(NYSE: SMI; SEHK: 0981.HK) 宣布，兩家公
關(guān)鍵字： 90納米 CADENCE 單片機(jī) 低功耗電源技術(shù) 集成電路節(jié)能解決方案模擬技術(shù) 嵌入式系統(tǒng) 系統(tǒng)級(jí) 芯片中芯國(guó)際

CADENCE、MAGMA和EXTREME DA通過Si2開發(fā)行業(yè)標(biāo)準(zhǔn)庫(kù)格式

　　在ARM公司, Virage Logic Corporation 公司和Altos Design Automation公司的支持下,Cadence設(shè)計(jì)系統(tǒng)公司、Magma®公司和Extreme DA宣布，在Si2組織的Open Modeling Coalition框架下成功開發(fā)出一種全新的標(biāo)準(zhǔn)統(tǒng)計(jì)分析庫(kù)格式。這種開放的統(tǒng)計(jì)庫(kù)格式是基于電流源模型。其開發(fā)目的除了促進(jìn)65納米及以下工藝節(jié)點(diǎn)的設(shè)計(jì)工具和方法學(xué)之
關(guān)鍵字： CADENCE DA MAGMA和EXTREME Si2 電源技術(shù) 模擬技術(shù) 統(tǒng)計(jì)分析行業(yè)標(biāo)準(zhǔn)庫(kù)格式

CADENCE與中芯提供90納米低功耗解決方案

　　Cadence 設(shè)計(jì)系統(tǒng)公司與中芯國(guó)際集成電路制造有限公司宣布，兩家公司已經(jīng)聯(lián)合開發(fā)出低功耗數(shù)字設(shè)計(jì)參考流程，支持SMIC先進(jìn)的90納米工藝技術(shù)。該設(shè)計(jì)參考流程包含對(duì)Cadence® Encounter®時(shí)序系統(tǒng)的支持，以滿足設(shè)計(jì)師為計(jì)算機(jī)、消費(fèi)電子、網(wǎng)絡(luò)及無線產(chǎn)品市場(chǎng)開發(fā)集成電路越來越高的需求。　　　該設(shè)計(jì)參考流程結(jié)合了Cadence Encounter數(shù)字IC設(shè)計(jì)平臺(tái)和Cadence可制造性設(shè)計(jì)(DFM）技術(shù)，攻克
關(guān)鍵字： 90納米 CADENCE 單片機(jī) 低功耗工業(yè)控制解決方案嵌入式系統(tǒng) 通訊網(wǎng)絡(luò) 無線中芯國(guó)際工業(yè)控制

Cadence發(fā)布推動(dòng)SiP IC設(shè)計(jì)主流化的EDA產(chǎn)品

Cadence設(shè)計(jì)系統(tǒng)有限公司今日宣布推出業(yè)界第一套完整的能夠推動(dòng)SiP IC 設(shè)計(jì)主流化的EDA產(chǎn)品。 Cadence解決方案針對(duì)目前SiP設(shè)計(jì)中依賴 ‘專家工程’的方式存在的固有局限性，提供了一套自動(dòng)化、整合的、可信賴并可反復(fù)采用的工藝以滿足無線和消費(fèi)產(chǎn)品不斷提升的需求。這套新產(chǎn)品包括Cadence® Radio Frequency SiP Methodology Kit，兩款新的
關(guān)鍵字： Cadence EDA IC設(shè)計(jì) EDA IC設(shè)計(jì)

Tensilica實(shí)現(xiàn)對(duì)Synopsys和Cadence支持

TensilicaÒ宣布增加了自動(dòng)可配置處理器內(nèi)核的設(shè)計(jì)方法學(xué)以面對(duì)90納米工藝下普通集成電路設(shè)計(jì)的挑戰(zhàn)。這些增加支持Cadence和Synosys工具的最新能力，包括自動(dòng)生成物理設(shè)計(jì)流程腳本，自動(dòng)輸入用戶定義的功耗結(jié)構(gòu)以及支持串繞分析。 Tensilica利用Synopsys的Power Compiler™的低功耗優(yōu)化能力，同時(shí)在Xtensa LX內(nèi)核和所有設(shè)計(jì)者自定義的擴(kuò)展功能中自動(dòng)的插入精細(xì)度時(shí)鐘門控，從而降低動(dòng)態(tài)功耗。新自動(dòng)生成的Xtensa布線腳本可
關(guān)鍵字： Cadence Synopsys Tensilica 支持