近年來，AI 芯片的持續(xù)火熱推動高帶寬存儲（HBM）需求激增，而 HBM 與 AI 芯片的高效集成，高度依賴 CoWoS（Chip on Wafer on Substrate）封裝技術(shù)。作為先進(jìn)封裝領(lǐng)域的關(guān)鍵技術(shù)，CoWoS 正成為全球半導(dǎo)體產(chǎn)業(yè)競爭的核心焦點(diǎn)，而國產(chǎn)類 CoWoS 技術(shù)的崛起，更有望吸引千億級資本涌入這一賽道。

CoWoS 技術(shù)：AI 芯片的「幕后功臣」

CoWoS（Chip on Wafer on Substrate，芯片-晶圓-基板封裝）是臺積電研發(fā)的革命性封裝技術(shù)，其核心價值在于能在極小空間內(nèi)實現(xiàn)多功能芯片的高效集成，通過異構(gòu)器件的拼接與堆疊，顯著提升芯片性能。例如，HBM（高帶寬存儲）與 AI 芯片的結(jié)合若缺乏 CoWoS 結(jié)構(gòu)，HBM 在芯片上的布局將無從實現(xiàn)——從英偉達(dá) H100 到 AMD MI300，全球頂級 AI 芯片幾乎都依賴這項技術(shù)。

以下為部分采用 HBM 配置的主流 AI 芯片概況：

CoWoS 封裝成臺積電搖錢樹

CoWoS 的技術(shù)思路與英特爾的 Foveros、學(xué)術(shù)界的 Hybrid Bonding（最終成品均為 Chiplet，芯粒）相通，核心難點(diǎn)在于「CoW」（Die-to-Wafer，芯片-晶圓鍵合）環(huán)節(jié)，與之對應(yīng)的是「WoW」（Wafer-to-Wafer，晶圓-晶圓鍵合）。

其技術(shù)原理為：在基板（Substrate）上增加一層硅中介層（Si interposer），芯片通過覆晶方式正面朝下連接至中介層，由中介層承擔(dān)芯片間及芯片與基板的互連。由于硅中介層采用芯片級工藝制造（如初代為 65nm），布線密度可低至 10μm 以下，能實現(xiàn)芯片的緊密堆疊。

CoWoS 是臺積電的注冊。目前，全球先進(jìn) AI 芯片的 CoWoS 服務(wù)幾乎由臺積電壟斷。Yole 數(shù)據(jù)顯示，先進(jìn)封裝市場未來幾年復(fù)合增速將達(dá) 40%，其中 3D 封裝增速超 100%，且近 40% 的 HBM 未來將依賴混合鍵合封裝，硅光高速互連也將融入這一技術(shù)體系。

按照臺積電的說法，2024 年 CoWoS 產(chǎn)能據(jù)說是每月 36000 片，但還遠(yuǎn)遠(yuǎn)不夠用，所以計劃今年底時達(dá)到 90000 萬，到 2026 年時達(dá)到 13 萬片每月。不僅要提高產(chǎn)能，還要提高價格，另外還要拓展 CoWos 技術(shù)，要在 2027 年時，實現(xiàn)超大版晶圓上芯片 (CoWoS) 封裝技術(shù)的認(rèn)證，一次性能夠提供九個光罩（reticle）尺寸的中介層和 12 個 HBM4 內(nèi)存堆棧?？梢?，目前 CoWos 已經(jīng)成為了臺積電最重要的技術(shù)之一，也是其搖錢樹之一了。

實際上，臺積電在 2011 年推出 CoWoS 技術(shù)時，初期并未獲得客戶青睞。而這項技術(shù)的發(fā)展，其實還是要感謝華為。華為是臺積電 CoWoS 技術(shù)的首個客戶。根據(jù)公開信息，華為在 2014 年首次采用該技術(shù)，海思 Hi1616 芯片成為 CoWoS 工藝的首個應(yīng)用案例。 ?

CoWoS 產(chǎn)能供應(yīng)商情況如何？

全球 CoWoS 產(chǎn)能供應(yīng)商可分為五類，但能滿足先進(jìn)計算芯片需求的產(chǎn)能有限，核心瓶頸在于高良率——封裝良率不足會導(dǎo)致 HBM 等器件損耗，直接影響成本與效率。

• 臺積電：提供全棧 CoWoS 服務(wù)，是目前唯一能兼顧高工藝節(jié)點(diǎn)與高良率的廠商。

• 臺積電 + 第三方封裝廠：臺積電完成「CoW」（晶圓與中介層制造、堆疊互連），第三方 OSAT（如日月光）完成「on Substrate」（基板封裝）。

• 第三方代工 + OSAT：由聯(lián)電（UMC）、格芯（GF）生產(chǎn)中介層，交由安靠（Amkor）、日月光等完成「WoS」（晶圓 - 基板封裝）。

• 三星與英特爾：三星的 I-Cube/H-Cube、英特爾的 Foveros 均可提供全棧 CoWoS 服務(wù)。

• 國內(nèi)廠商：以「CoW+WoS」工藝對接為主，如中芯國際（SMIC）生產(chǎn)中介層，再由國內(nèi) OSAT 完成封裝。

相較于其他制造工序，CoWoS 并非存在極高的前沿技術(shù)門檻，其核心難點(diǎn)在于如何在高微縮制程下保障高良率。這是因為在封裝環(huán)節(jié)，一旦產(chǎn)品出現(xiàn)較高的不良率或失效問題，那么與之堆疊連接的 HBM 等器件的損耗便無法挽回。

目前，在兼顧較高工藝節(jié)點(diǎn)與高良率方面，僅有臺積電能夠做到。單從 CoW+WoS 的產(chǎn)能來看，全球范圍內(nèi)（尤其是 WoS 廠商）可以釋放出大量產(chǎn)能，但其中能夠滿足先進(jìn)計算芯片對工藝和良率要求的產(chǎn)能其實并不多。

上述良率門檻的形成，核心癥結(jié)在于工藝層面。以 WoS 良率為例，其關(guān)鍵難點(diǎn)在于封裝中介層的尺寸需嚴(yán)格把控——具體而言，硅中介層的面積必須大于其上方 2 個甚至多個 die（芯片裸片）的總面積。

然而，隨著中介層尺寸不斷突破限制（例如 CoWoS-5 通過 "2-way lithography stitching approach" 技術(shù)，已將 interposer 尺寸擴(kuò)展至 2500mm2，接近 3 倍曝光極限；第 6 代 CoWoS 的尺寸更接近 4 倍曝光極限），隨之而來的工藝風(fēng)險顯著提升：晶圓邊緣易出現(xiàn)扭曲、接角易產(chǎn)生垂直凸變等問題，這些都會直接導(dǎo)致封測后出現(xiàn)不良品。

相比之下，臺積電的 CoWoS 工藝經(jīng)過十余年的持續(xù)磨合與技術(shù)積累，沉淀了大量專屬 know-how（技術(shù)訣竅），才得以實現(xiàn)如今穩(wěn)定且高水準(zhǔn)的良率表現(xiàn)。

對于 Amkor、日月光等專業(yè)封裝廠（OSAT）而言，其工藝良率提升緩慢的另一因素，在于與前段 interposer（中介層）的制造環(huán)節(jié)相互分離。盡管 CoW（晶圓級封裝）與 WoS（系統(tǒng)級封裝）的分工模式符合產(chǎn)業(yè)鏈邏輯，但兩者協(xié)同產(chǎn)出的良率提升，需依賴雙方工藝能力的同步演進(jìn)。

國內(nèi)的中介層基本由中芯國際（SMIC）制造，再交由 OSAT 完成 WoS 封測；若無法獲取中芯國際的中介層產(chǎn)能，也可委托聯(lián)電（UMC）或格芯（GF）代工。目前，中芯國際的中介層雖未觸及 3nm 節(jié)點(diǎn)，但已可通過 7nm 工藝替代；此外，中芯國際已將先進(jìn)封裝業(yè)務(wù)獨(dú)立出來，成立子公司運(yùn)營。

當(dāng)前具備獨(dú)立完成高工藝節(jié)點(diǎn)、高良率全棧式 CoWoS 能力（涵蓋邏輯芯片、中介層制造及 CoWoS 封裝全流程）的廠商，僅有臺積電、三星和英特爾。

未來趨勢來看，全球大部分 2.5D 封裝或?qū)⒉捎们暗琅c后道合作模式：前道晶圓廠提供中介層完成 CoW 環(huán)節(jié)，后道封裝廠則依托載板資源完成 WoS 環(huán)節(jié)。此外，CoWoS 技術(shù)將向更多場景下沉，未來多數(shù)非移動設(shè)備中的 AI 與 HPC 產(chǎn)品，都將依賴 CoWoS 封裝；而就 2.5D/3D 封裝領(lǐng)域而言，目前晶圓廠相比 OSAT 仍具備明顯優(yōu)勢。

國產(chǎn)大力推類 CoWoS 封裝

CoWoS 是臺積電的品牌，但實際上國內(nèi)也在研發(fā)相關(guān)先進(jìn)封裝技術(shù)。近年來的 AI 芯片讓臺積電的 CoWos 封裝大放光采。對此，國產(chǎn)廠商也在推動類 CoWoS 封裝技術(shù)發(fā)展和產(chǎn)能擴(kuò)張。

國內(nèi) CoWoS 封裝領(lǐng)域的核心廠商主要包括盛合晶微與通富微電，二者在技術(shù)布局與業(yè)務(wù)重心上各有側(cè)重，同時也共同面臨著行業(yè)共性挑戰(zhàn)。

盛合晶微：國內(nèi)先進(jìn)封裝絕對龍頭

作為華為合作體系內(nèi)的核心廠商，盛合晶微承擔(dān)著華為昇騰、鯤鵬芯片的先進(jìn)封裝任務(wù)。其前身是中芯國際與長電科技聯(lián)合孵化的中芯長電，技術(shù)根基深厚，堪稱「國之重器」——不僅是中國大陸唯一實現(xiàn) 2.5D 芯粒量產(chǎn)的企業(yè)，還在 12 英寸凸塊加工產(chǎn)能、WLCSP 市占率、獨(dú)立晶圓測試收入規(guī)模上穩(wěn)居大陸第一。

從產(chǎn)業(yè)地位看，盛合晶微早年曾是長電科技、中芯國際的合作工廠，如今已形成華為主導(dǎo)的合作模式，專注于 Chiplet 封裝及前道中介層生產(chǎn)。業(yè)績表現(xiàn)尤為亮眼：據(jù) Yole 數(shù)據(jù)，2023 年其營收增速位列全球封測行業(yè)第一；2022 年營收達(dá) 2.7 億美元（同比 + 17%）；2024 年更獲超 50 億元融資，用于加速三維多芯片集成項目。目前，公司 IPO 輔導(dǎo)驗收已完成，上市在即，預(yù)計將吸引千億級資本涌入先進(jìn)封裝賽道。

通富微電：聚焦國內(nèi)市場，海外合作存波折

通富微電在國內(nèi)外均設(shè)有廠區(qū)，同樣布局 Chiplet 封裝及前道中介層生產(chǎn)，業(yè)務(wù)重心以服務(wù)國內(nèi)市場為主。

關(guān)于海外合作，此前市場曾傳聞「AMD 將 MI300 的 CoWoS 封裝代工委托給通富微電」，后證實為誤傳。實際情況是：AMD 曾計劃將封裝的 bumping 工序交由通富微電檳城工廠負(fù)責(zé)，但最終未達(dá)成合作。

目前，盛合晶微與通富微電在 CoWoS 封裝環(huán)節(jié)仍存在良率缺陷。由于先進(jìn)封裝工藝復(fù)雜度高，良率提升是一個漸進(jìn)過程，這也是二者當(dāng)前需要突破的核心課題。

除上述頭部企業(yè)外，其他具備技術(shù)儲備的封裝廠商也在積極切入先進(jìn)封裝賽道，甬矽電子便是典型代表。

甬矽電子此前在互動平臺上回應(yīng)投資者提問時表示，公司已實現(xiàn)量產(chǎn)的 2.5D 封裝技術(shù)，在工藝流程和設(shè)備應(yīng)用方面與高帶寬存儲芯片（HBM，High Bandwidth Memory）的封裝工藝存在一定的重疊和關(guān)聯(lián)。這一技術(shù)共性主要體現(xiàn)在硅中介層（interposer）的制備、微凸點(diǎn)焊接、精密對位、以及高密度互連等關(guān)鍵環(huán)節(jié)?；诖?，甬矽電子在封裝制造領(lǐng)域積累了豐富的經(jīng)驗和較強(qiáng)的技術(shù)實力，為未來涉足 HBM 封裝市場奠定了堅實基礎(chǔ)。

然而，甬矽電子也明確指出，公司是否參與 HBM 封裝業(yè)務(wù)，將主要取決于與存儲芯片制造商在商業(yè)合作模式上的契機(jī)和戰(zhàn)略匹配。HBM 封裝作為一種高度復(fù)雜且技術(shù)門檻較高的內(nèi)存封裝方案，不僅要求技術(shù)上的兼容和升級，更需在產(chǎn)業(yè)鏈協(xié)作、客戶需求及市場導(dǎo)向等層面實現(xiàn)深度融合。因此，甬矽電子在考慮拓展 HBM 封裝業(yè)務(wù)時，將充分評估自身的技術(shù)積累與產(chǎn)能優(yōu)勢，結(jié)合存儲廠商的需求和合作意愿，尋求雙方商業(yè)模式上的最佳契合點(diǎn)。

此外，隨著人工智能、云計算、大數(shù)據(jù)等應(yīng)用的快速發(fā)展，市場對高性能、高帶寬存儲解決方案的需求日益增長，HBM 作為關(guān)鍵存儲技術(shù)之一，具備廣闊的發(fā)展前景和市場空間。甬矽電子若能成功抓住這一機(jī)遇，結(jié)合公司已有的 2.5D 封裝技術(shù)基礎(chǔ)，積極參與 HBM 封裝產(chǎn)業(yè)鏈，將有望進(jìn)一步提升公司在先進(jìn)封裝領(lǐng)域的市場競爭力和技術(shù)影響力。

總體來看，甬矽電子憑借其在 2.5D 封裝領(lǐng)域的技術(shù)積累和設(shè)備優(yōu)勢，具備向 HBM 封裝市場延伸的潛力。但實際業(yè)務(wù)拓展仍需依據(jù)市場環(huán)境、技術(shù)發(fā)展和合作方的戰(zhàn)略規(guī)劃靈活調(diào)整。