由此可知， 這種比較器低頻增益為60db， PSRR約為160db， 當頻率為1M時增益大于40db， 而PSRR大于80db， 所以比較器能夠滿足限流性能要求。

　　2. 3 基準源

　　基準源電路采用 倍乘基準自偏置電路。

　　圖4中NMOS采用共源共柵結構， 用以降低電源波動對基準電流的影響。

圖4 基準源電路。

　　由圖可推得基準電流：

　　因為溝道調制效應對長溝道器件影響比對短溝道器件影響小， 因而在設計基準源及其相關電流鏡時， MOS管的溝道長度為最小尺寸的15倍。同時利用dummy管和差指MOS 管等版圖技術， 來進一步保證鏡像過程中的電流匹配。

　　3 性能參數和結果

　　將以上設計的限流電路嵌入某穩(wěn)壓芯片(內含電荷泵電路) 中， 實現流片量產( CMOS 工藝)。當VDD = 3V時， 通過測量量產芯片得到輸出電流極限數據。統(tǒng)計如圖5所示， 可知當輸出電流處于100~120mA 范圍內時， 限流電路開始工作， 關閉系統(tǒng)即保護LDO 安全。由此可見， 本設計電路結構簡單，功能可靠, 可廣泛應用于電源芯片中。

圖5 統(tǒng)計圖