熟女俱乐部五十路二区av,又爽又黄禁片视频1000免费,国产卡一卡二卡三无线乱码新区,中文无码一区二区不卡αv,中文在线中文a

首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> cadence?

Cadence 推出新版 Palladium Z2 應(yīng)用，率先支持四態(tài)硬件仿真和混合信號建模技術(shù)來加速 SoC 驗證

  • 內(nèi)容提要· 四態(tài)硬件仿真應(yīng)用可加速需要 X 態(tài)傳播的仿真任務(wù)· 實數(shù)建模應(yīng)用可加速混合信號設(shè)計軟件仿真· 動態(tài)功耗分析應(yīng)用可將復(fù)雜 SoC 的功耗分析任務(wù)加快 5 倍 中國上海，2024 年 1 月 22 日 —— 楷登電子（美國 Cadence 公司，NASDAQ：CDNS）近日宣布推出一套新的應(yīng)用，可顯著增強旗艦產(chǎn)品 Palladium? Z2 Enterprise Emulation System 的功能。這些針對特定領(lǐng)域的應(yīng)用可
  • 關(guān)鍵字： Cadence  Palladium Z2  四態(tài)硬件仿真  混合信號建模  SoC驗證  

從L1~L5自動駕駛芯片發(fā)生了哪些變化?

  • 2018 年，汽車行業(yè)“缺芯”潮來得猝不及防，而后波及所有電子元器件品類，自此汽車電子“一芯難求”成為街頭巷尾熱議的話題。今天，我們看到經(jīng)過幾年的上游擴產(chǎn)，疊加近期汽車終端市場的不景氣因素，缺芯現(xiàn)象得到明顯緩解，僅剩下少部分主控芯片依舊維持長交付周期的狀態(tài)。汽車電動化、智能化下的增量市場相當可觀回顧過去，真的只是電子供應(yīng)鏈市場周期性波動帶來的“缺芯”問題嗎？回答是否定的，究其最深層的原因，還是汽車電動化、智能化趨勢下電子電氣架構(gòu)變革帶來的增量市場上升速度太快，導(dǎo)致車規(guī)級芯片市場供不應(yīng)求，從而產(chǎn)生“缺芯+漲
  • 關(guān)鍵字： 自動駕駛芯片  Cadence  Tensilica  

DDR5時代來臨,新挑戰(zhàn)不可忽視

  • 在人工智能（AI）、機器學(xué)習(xí)（ML）和數(shù)據(jù)挖掘的狂潮中，我們對數(shù)據(jù)處理的渴求呈現(xiàn)出前所未有的指數(shù)級增長。面對這種前景，內(nèi)存帶寬成了數(shù)字時代的關(guān)鍵“動脈”。其中，以雙倍數(shù)據(jù)傳輸速率和更高的帶寬而聞名的 DDR（Double Data Rate）技術(shù)作為動態(tài)隨機存取存儲器（DRAM）的重要演進，極大地推動了計算機性能的提升。從 2000 年第一代 DDR 技術(shù)誕生，到 2020 年 DDR5，每一代 DDR 技術(shù)在帶寬、性能和功耗等各個方面都實現(xiàn)了顯著的進步。如今，無論是 PC、筆電還是人工智能，各行業(yè)正在加
  • 關(guān)鍵字： DDR5  Cadence  Sigrity X  

Cadence推出面向硅設(shè)計的全新Neo NPU IP和NeuroWeave SDK,加速設(shè)備端和邊緣AI性能及效率

  • ●? ?Neo NPU可有效地處理來自任何主處理器的負載，單核可從 8 GOPS 擴展到 80 TOPS，多核可擴展到數(shù)百 TOPS●? ?AI IP可提供業(yè)界領(lǐng)先的 AI 性能和能效比，實現(xiàn)最佳 PPA 結(jié)果和性價比●? ?面向廣泛的設(shè)備端和邊緣應(yīng)用，包括智能傳感器、物聯(lián)網(wǎng)、音頻/視覺、耳戴/可穿戴設(shè)備、移動視覺/語音 AI、AR/VR 和 ADAS●? ?全面、通用的 NeuroWeave SDK 可通過廣泛的 Caden
  • 關(guān)鍵字： Cadence  Neo NPU IP  NeuroWeave SDK  

延續(xù)摩爾定律：先進封裝進入3D堆疊CPU/GPU時代

Cadence推出新一代可擴展Tensilica處理器平臺，推動邊緣普適智能取得新進展

  • 中國上海，2023 年 8 月 4 日 —— 楷登電子（美國 Cadence 公司，NASDAQ：CDNS）近日宣布推出 Cadence? Tensilica? Xtensa? LX8 處理器平臺，作為其業(yè)界卓越的 Xtensa LX 處理器系列第 8 代產(chǎn)品的基礎(chǔ)。Xtensa LX8 處理器提供了重要的新功能，旨在滿足基于處理器的 SoC 設(shè)計不斷高漲的系統(tǒng)級性能和 AI 需求，同時為客戶提供經(jīng)過能效優(yōu)化的 Tensilica IP 解決方案。這些性能增強順應(yīng)了汽車、消費電子和深度嵌入式計算領(lǐng)域的邊緣
  • 關(guān)鍵字： Cadence  Tensilica  

用于蜂窩式物聯(lián)網(wǎng)應(yīng)用的多波段有源天線調(diào)諧器

  • 自從便攜式電話在 20 世紀 80 年代問世以來，新的無線電技術(shù)不斷更迭，移動通信行業(yè)呈現(xiàn)爆炸式增長。伴隨每一代無線電技術(shù)的問世，都涌現(xiàn)出了新的服務(wù)和業(yè)務(wù)機會，引領(lǐng)了所謂的“第三次通信浪潮”。由 5G 和未來 6G 技術(shù)賦能的技術(shù)革新將為更多行業(yè)和社會新型服務(wù)提供支持，直到 2030 年及以后（圖 1）。自從便攜式電話在 20 世紀 80 年代問世以來，新的無線電技術(shù)不斷更迭，移動通信行業(yè)呈現(xiàn)爆炸式增長。伴隨每一代無線電技術(shù)的問世，都涌現(xiàn)出了新的服務(wù)和業(yè)務(wù)機會，引領(lǐng)了所謂的“第三次通信浪潮”。由 5G 和
  • 關(guān)鍵字： Cadence  物聯(lián)網(wǎng)  天線調(diào)諧器  

Cadence推出Joules RTL Design Studio，將RTL生產(chǎn)力和結(jié)果質(zhì)量提升到新的高度

  • ·? ?將 RTL 收斂速度加快 5 倍，結(jié)果質(zhì)量改善 25%·? ?RTL 設(shè)計師可快速準確地了解物理實現(xiàn)指標，根據(jù)提供的指引有效提升 RTL 性能·? ?與 Cadence Cerebrus 和 Cadence JedAI Platform 集成，實現(xiàn) AI 驅(qū)動的 RTL 優(yōu)化中國上海，2023 年 7 月 17 日 —— 楷登電子（美國 Cadence 公司，NASDAQ：CDNS）近日宣布推出 Cadence? Joules? RTL
  • 關(guān)鍵字： Cadence  RTL  

Cadence并購英國半導(dǎo)體設(shè)計公司Pulsic

  • 據(jù)外媒EENews消息，美國Cadence公司并購了總部位于英國布里斯托爾（Bristol）的Pulsic半導(dǎo)體設(shè)計公司。報道稱，一位發(fā)言人證實交易已經(jīng)完成，并表示將在未來幾周內(nèi)提供更多細節(jié)。據(jù)悉，Pulsic于2000年由來自Zuken的工程師組成，他們在布里斯托爾也有一個工具設(shè)計中心。資料顯示，Cadence成立于1988年，由ECAD Systems和SDA Systems兩個公司合并而成，目前已成為全球EDA龍頭企業(yè)之一。Pulsic亦是一家擁有20多年歷史的EDA軟件公司，已為全球存儲、FP
  • 關(guān)鍵字： Cadence  Pulsic  

Cadence發(fā)布面向TSMC 3nm工藝的112G-ELR SerDes IP展示

  • 3nm 時代來臨了！Cadence 在 2023 年 TSMC 北美技術(shù)研討會期間發(fā)布了面向臺積電 3nm 工藝（N3E）的 112G 超長距離（112G-ELR）SerDes IP 展示，這是 Cadence 112G-ELR SerDes IP 系列產(chǎn)品的新成員。在后摩爾時代的趨勢下，F(xiàn)inFET 晶體管的體積在 TSMC 3nm 工藝下進一步縮小，進一步采用系統(tǒng)級封裝設(shè)計（SiP）。通過結(jié)合工藝技術(shù)的優(yōu)勢與 Cadence 業(yè)界領(lǐng)先的數(shù)字信號處理（DSP）SerDes 架構(gòu)，全新的 112G-ELR
  • 關(guān)鍵字： Cadence  TSMC  3nm工藝  SerDes IP  

Cadence 推出開拓性的 Virtuoso Studio

  • ·       這是一個業(yè)界用于打造差異化定制芯片的領(lǐng)先平臺，可借助生成式 AI 技術(shù)顯著提升設(shè)計生產(chǎn)力；·       Virtuoso Studio 與 Cadence 最前沿的技術(shù)和最新的底層架構(gòu)集成，助力設(shè)計工程師在半導(dǎo)體和 3D-IC 設(shè)計方面取得新突破；·       依托 30 年來在全線工藝技術(shù)方面取得的行業(yè)領(lǐng)先
  • 關(guān)鍵字： Cadence  Virtuoso Studio    

Cadence 加強其 Tensilica Vision 和 AI 軟件合作伙伴生態(tài)

  • 新加入的生態(tài)系統(tǒng)成員包括 Kudan 和 Visionary.ai，有助于快速部署高性能、高能效的基于 SLAM 和 AI ISP 的解決方案 中國上海，2023 年 4 月 12 日 —— 楷登電子（美國 Cadence 公司，NASDAQ：CDNS）今日宣布歡迎 Kudan 和 Visionary.ai 加入 Tensilica 軟件合作伙伴生態(tài)系統(tǒng)，他們將為 Cadence? Tensilica? Vision DSP 和 AI 平臺帶來業(yè)界領(lǐng)先的同步與地圖構(gòu)建 （SLAM）和 AI 圖像
  • 關(guān)鍵字： Cadence  Tensilica Vision  AI 軟件  

Cadence 推出 Allegro X AI，旨在加速 PCB 設(shè)計流程，可將周轉(zhuǎn)時間縮短 10 倍以上

  • 中國上海，2023 年 4 月 7 日 —— 楷登電子（美國 Cadence 公司，NASDAQ：CDNS）今日宣布推出 Cadence? Allegro? X AI technology，這是 Cadence 新一代系統(tǒng)設(shè)計技術(shù)，在性能和自動化方面實現(xiàn)了革命性的提升。這款 AI 新產(chǎn)品依托于 Allegro X Design Platform 平臺，可顯著節(jié)省 PCB 設(shè)計時間，與手動設(shè)計電路板相比，在不犧牲甚至有可能提高質(zhì)量的前提下，將布局布線（P&R）任務(wù)用時從數(shù)天縮短至幾分鐘。?
  • 關(guān)鍵字： Cadence  Allegro  PCB  

電路老化不均勻成為 IC 設(shè)計師面對的大問題

  • 半導(dǎo)體行業(yè)在了解 IC 老化如何影響可靠性方面正在取得進展，但仍有問題待解決。
  • 關(guān)鍵字： Cadence  仿真  

Cadence榮獲六項2022 TSMC OIP年度合作伙伴大獎

  • 內(nèi)容提要：·?????? Cadence 憑借關(guān)鍵的 EDA、云和 IP 創(chuàng)新榮獲 TSMC 大獎；·?????? Cadence 是 TSMC 3DFabric 聯(lián)盟的創(chuàng)始成員之一。?中國上海，2022年12月14日——楷登電子（美國 Cadence 公司，NASDAQ：CDNS）今日宣布，其 EDA、IP 和云計算解決方案獲得了 TSMC 頒發(fā)的六項 Open Innova
  • 關(guān)鍵字： Cadence  2022 TSMC OIP  
共360條 2/24 « 1 2 3 4 5 6 7 8 9 10 » ›|
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473