32nm離我們還有多遠?技術難點該如何突破?材料與設備要扮演何種角色?10月28日于北京舉辦的先進半導體技術研討會即圍繞“32nm技術發(fā)展與挑戰(zhàn)”這一主題進行了探討。

　　32nm節(jié)點挑戰(zhàn)無限

　　“45nm已進入量產，32nm甚至更小的22nm所面臨的挑戰(zhàn)已擺在我們面前。”中芯國際資深研發(fā)副總裁季明華博士在主題演講時說，“總體來說，有四個方面值得我們注意。首先是CMOS邏輯器件如何與存儲器件更還的集成在一起;其次是SOC技術的巨大挑戰(zhàn)，如低功耗問題等;第三是現在比較熱門的3D IC和SIP集成;最后一個是如何建立更廣泛的研發(fā)平臺和聯合機制，創(chuàng)造所謂的super foundry。”32nm技術面臨巨大的研發(fā)成本和制造挑戰(zhàn)，需要結合各方資源通力合作。創(chuàng)造全兼容的CMOS技術平臺、全兼容IP以及全球性全兼容芯片代工服務將是未來的發(fā)展趨勢。

　　KLA-Tencor中國區(qū)技術總監(jiān)任建宇博士認為，對于芯片制造來說，工藝控制至關重要。45nm節(jié)點的測量步驟已超過200步，到了32nm或更小節(jié)點，工藝精度要求將會更為苛刻，測量步驟會更加繁瑣。現在能夠預知的困難集中在高k金屬柵部分的channel工藝控制、掩膜版缺陷的檢測、硅片其它缺陷的及時識別判斷等。“小節(jié)點意味著圖形更加細微，新的缺陷也會層出不窮，提高檢測的靈敏度和分別率必不可少。”任建宇博士坦言，“同時，制造業(yè)不同于單純研發(fā)，對于生產效率有更高的要求，因此提高檢測速度也是我們不可回避的問題。”

　　光刻工藝如何齊頭并進?

　　光刻技術歷來是半導體技術發(fā)展路線圖中的重頭戲，對于它的討論和研究不絕于耳。ASML的中國區(qū)資深戰(zhàn)略市場經理Curtis Liang博士就32nm節(jié)點光刻技術的進展進行了闡述。“32nm對于存儲器件的制造來說是一個新的轉折點，因為很多新的技術將在這里被采用。”Curtis Liang說，“在小節(jié)點引入浸入式光刻已毫無懸念，但是諸如光刻膠、浸入液等配套技術還有不小的進步空間。現在大家也都在談論雙重圖形，但是從長遠角度來看，它應該是浸入式光刻與EUV光刻之間的一個過渡。”

　　Cymer東南亞區(qū)光刻應用總監(jiān)林思閩博士認為，32nm節(jié)點對于光刻工藝來說，意味著如何實現精確的柵極CD控制，線條邊緣粗糙度以及OPC等也將困難重重。光源是光刻機上最重要的組成部分之一，光源的能量、穩(wěn)定性、壽命等在某種程度上影響著光刻技術的發(fā)展。特別是未來有可能會采用的EUV光刻，光源的質量更是舉足輕重的。32nm節(jié)點目前來看還是以浸入式光刻配合雙重圖形技術為主，再往下發(fā)展，EUV的機會將會很大。

　　半導體材料不容忽視

　　當越來越多的新材料被引入半導體制造時，對于它的作用愈發(fā)引起人們的興趣。Cabot的亞洲研發(fā)總監(jiān)吳國俊博士對32nm節(jié)點的CMP材料提出了自己的看法。“CMP工藝與其它工藝有很大的不同，那就是它會更多的依賴于材料，如研磨料和研磨墊，。換句話說，材料的發(fā)展引領者CMP技術的進步。”吳國俊博士說，“我們現在常常提到的很多新結構，如高k金屬柵和低k互連等都引入了很多新興材料，CMP不僅要求迅速的實現拋光的目的，還要保證盡可能少的殘留和缺陷。目前的研發(fā)重點是對于不同材料實現良好的選擇比，減少劃傷等缺陷問題。

　　安集微電子的王淑敏博士則強調了環(huán)保的重要性。CMP材料的發(fā)展過程中不僅要考慮技術和經濟因素，對于材料所帶來的環(huán)境問題也同樣值得業(yè)界深思。