9月4日，晶圓代工廠商力積電宣布，AMD等美國及日本廠商將以力積電Logic-DRAM多層晶圓堆疊技術，結合一線晶圓代工廠的先進邏輯制程，開發(fā)高帶寬、高容量、低功耗的3D AI芯片，為大型語言模型AI應用及AI PC提供低成本、高效能的解決方案。

針對AI帶來的對于GPU與HBM需求，力積電推出的高密度電容IPD的2.5D Interposer（中介層），也通過了國際大廠認證，將在力積電銅鑼新廠導入量產(chǎn)。

此前，力積電與工研院合作開發(fā)了全球首款專為生成式AI應用所設計的3D AI芯片，剛拿下2024 World R&D100 AI芯片大獎，同時于今年SEMICON Taiwan 2024大展發(fā)布了3D晶圓堆疊的Logic-DRAM芯片制程技術，以此創(chuàng)新制程生產(chǎn)的3D AI芯片，應用在人工智能推論（Inference）系統(tǒng)，已展現(xiàn)數(shù)據(jù)傳輸帶寬是傳統(tǒng)AI芯片10倍、功耗僅七分之一的優(yōu)異性能。

力積電近年大力研發(fā)的3D晶圓堆疊Logic-DRAM芯片制程技術，目前已和AMD、日本GPU芯片設計業(yè)者及多家國際系統(tǒng)大廠聯(lián)手，以力積電Logic-DRAM多層晶圓堆疊技術，與一線晶圓代工大廠先進邏輯制程合作開發(fā)新型3D AI芯片，發(fā)揮3D晶圓堆疊的優(yōu)勢。

根據(jù)不同客戶的AI芯片設計需求，力積電表示，透過合作伙伴愛普公司設計定制化DRAM芯片，再加上Logic-DRAM多層晶圓堆疊技術，與現(xiàn)有采用HBM的2.5D AI芯片構架相較，新款3D AI芯片能在相同單位面積提供高達100倍傳輸帶寬、龐大內存容量。

另外，為支持GPU與HBM2E、HBM3的傳輸，力積電根據(jù)客戶需求開發(fā)的2.5D Interposer搭配高密度電容IPD產(chǎn)品，已通過國際大廠的認證，目前該公司正積極在銅鑼新廠布建生產(chǎn)線，以因應客戶需求加速導入量產(chǎn)。

編輯：芯智訊-林子