標準通信芯片及其在電信中的應用(04-100)
——
加入技術交流群
本文引用地址：http://www.bjwjmy.cn/article/80881.htm
在圖1所示的電路中， 主時鐘從OCXO輸出， 其他每個相關時鐘都由一個單獨的鎖相環(huán)路，經(jīng)過VCXO輸出。 從這個典型方案我們可以看到，傳統(tǒng)時鐘板設計非常復雜，涉及模擬和高頻布線問題，輸出指標對電源干擾和噪聲敏感問題，輸出抖動指標不好等問題。生產(chǎn)過程中PCB面積大，元器件多，采購維護困難，成本居高不下等等， 有諸多不利因素阻礙設計和應用。
IDT公司最新推出的WANPLL時鐘芯片系列能很好地解決了時鐘設計的這些問題。這個系列的時鐘芯片支持鎖定， 自由振蕩，保持等功能，最高支持達2級鐘。該系列時鐘芯片涵蓋了表1所列出的所有時鐘頻率。 用同一芯片可以輕易完成上述SONET/SDH、3G/CDMA2000、GSM、PDH、BITS等應用的要求。
以圖1的方案所實現(xiàn)的功能作為對照，使用IDT的WANPLL時鐘芯片實現(xiàn)的電路方案如圖2。
評論