熟女俱乐部五十路二区av,又爽又黄禁片视频1000免费,国产卡一卡二卡三无线乱码新区,中文无码一区二区不卡αv,中文在线中文a

新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > 利用結(jié)構(gòu)化ASIC實現(xiàn)信號處理應(yīng)用

利用結(jié)構(gòu)化ASIC實現(xiàn)信號處理應(yīng)用

——
作者:Brian Jentz 時間:2005-08-12 來源: 收藏

利用結(jié)構(gòu)化ASIC實現(xiàn)信號處理應(yīng)用
Leveraging Structured ASICs for
Signal Processing Applications

本文引用地址:http://www.bjwjmy.cn/article/7539.htm

Altera公司 DSP市場經(jīng)理  Brian Jentz
 
FPGA所具有的設(shè)計靈活性和大吞吐量特性使其成為傳統(tǒng)數(shù)字信號處理(DSP)器件可靠的芯片解決方案,例如無線基站、醫(yī)學(xué)成像和圖像記錄等高性能DSP應(yīng)用。在很多情況下,F(xiàn)PGA和高密度ASIC、DSP一起布置在同一塊電路板上。通常由ASIC和FPGA分擔(dān)的硬件功能現(xiàn)在主要由FPGA來實現(xiàn),這是因為FPGA能夠為DSP提供具有成本效益的方案,廣泛應(yīng)用于各種領(lǐng)域。
標(biāo)準(zhǔn)單元ASIC由于其性能、密度、復(fù)雜的邏輯設(shè)計和每單元成本優(yōu)勢而成為常用器件。但是,該類ASIC同樣會延長產(chǎn)品面市時間,開發(fā)成本較高,特別是功能需求改變或者產(chǎn)品沒有達(dá)到預(yù)期產(chǎn)量時,將會帶來很大的投資風(fēng)險。
例如,許多公司在開發(fā)ASIC實現(xiàn)3GPP標(biāo)準(zhǔn)蜂窩基站DSP功能時,經(jīng)濟(jì)損失極大,其原因在于該標(biāo)準(zhǔn)在其制定過程中總是不斷變化。
FPGA不但具有較高的吞吐量和靈活性,還比傳統(tǒng)DSP處理器具有更基本的數(shù)據(jù)處理能力。由于FPGA可以在硬件中重新配置,因此能夠提供完整的硬件定制功能,在各種DSP中實現(xiàn)。FPGA還具備對關(guān)鍵DSP應(yīng)用非常重要的特性,如嵌入式存儲器、DSP模塊和嵌入式處理器。
采用90 nm技術(shù)制造的FPGA可提供多達(dá)96個的嵌入式DSP模塊,384個420MHz 18



關(guān)鍵詞:

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉