英特爾、三星和臺積電等芯片制造巨頭看到了硅晶體管的關鍵部件被只有幾個原子厚的半導體取代的未來。盡管他們報告了實現(xiàn)這一目標的進展，但人們普遍認為這個未來還需要十多年的時間。現(xiàn)在，麻省理工學院的一家初創(chuàng)公司認為它已經(jīng)破解了制造商業(yè)規(guī)模 2D 半導體的密碼，并預計芯片制造商將在這一半的時間內(nèi)將它們集成到先進芯片中。

CDimension開發(fā)了一種生長二硫化鉬（MoS2），一種二維半導體，在足夠低的溫度下安裝在硅上，不會損壞底層硅電路。這可以允許在現(xiàn)有硅電路上方集成 2D 晶體管層，并最終實現(xiàn) 由 2D 設備制成的多層 3D 芯片。

“很多人認為二維半導體是仍在實驗室中的東西，”CDimension 首席執(zhí)行官兼聯(lián)合創(chuàng)始人朱佳迪說?！暗?CDimension 有一個專為 2D 材料生長而設計的專有工具......我們已經(jīng)解決了許多關鍵的 [2D 材料] 問題，涉及晶圓級均勻性、器件性能和變化、器件可靠性以及與硅制造工藝的兼容性。他說，總而言之，二維半導體已準備好進入工業(yè)發(fā)展階段。

CDimension 的大部分計劃都取決于它用于構建單層 MoS 的專有流程2在整個 300 毫米晶圓上，溫度僅為約 200 °C。2D 材料是通過化學氣相沉積形成的，其中汽化的前體化學品在表面上反應以涂覆它。但通常制造 2D 材料的反應需要 1,000 °C 以上的溫度。 這個數(shù)字太高了，會損壞制造晶體管所需的任何底層結構。如今，研究人員通過單獨沉積 2D 半導體，然后將其巧妙地轉移到硅晶片上來解決這個問題。但 CDimension 的系統(tǒng)可以在硅片上生長材料而不會損壞。

2D 半導體業(yè)務

這家初創(chuàng)公司目前的部分業(yè)務是運送生長有 2D 材料的硅晶片，以便客戶可以對其進行評估并構建設備。或者，客戶可以發(fā)送已經(jīng)處理過的晶圓，以便它們上有硅電路或結構。然后 CDimension 可以生長 MoS2或其他 2D 材料并將其發(fā)送回給客戶，這樣他們就可以將一層 2D 設備與他們的硅電路集成在一起。 

 用CDimension工藝制成的測試晶圓位于顯微鏡下方。C指數(shù)

后者可能是二維半導體的第一個工業(yè)產(chǎn)品。“我們正在展示硅加 2D 材料的可能性，”Zhu 說?！暗?2D 材料也可能用于高度規(guī)模的邏輯設備。這可能是下一步。

英特爾、三星和臺積電等芯片制造商報告了旨在用 MoS 取代其未來晶體管中的硅納米片的研究2和其他 2D 半導體在 2024 年 12 月的 IEEE 國際電子設備會議上。在同一次會議上，Zhu 和他來自 IEEE 研究員 Tomás Palacios 和 Jing Kong 的麻省理工學院實驗室的同事們表明，低溫合成可產(chǎn)生 MoS2晶體管具有多個堆疊通道，類似于納米片晶體管。（Palacios 是 CDimension 的戰(zhàn)略顧問。通過縮小設備，該團隊預測此類設備在功耗、性能和占用面積方面可以滿足并超過未來 10A（1 納米）節(jié)點的要求。

Zhu 說，采用 2D 半導體的一個重要動機是降低功耗。晶體管在導通（動態(tài)功率）和關閉（靜態(tài)功率）時都會損失功率。由于 2D 晶體管的厚度剛剛超過 0.6 nm，因此其特性可以使其使用大約一半的電壓運行當今硅器件，從而節(jié)省動態(tài)功耗。當它們關閉時，您最需要擔心的是漏電流。但 MoS2的帶隙是硅的兩倍多，這意味著電荷需要更多的能量才能泄漏到整個設備。Zhu 說，使用 CDimension 材料制造的器件消耗的能量僅為硅器件的千分之一。

除了 MoS2，這是一種導電子（n型）半導體，該初創(chuàng)公司還提供二硒化鎢（一種p型半導體）以及二維絕緣膜，例如六方氮化硼。如果 2D 半導體要在未來的 CMOS 芯片中接管，就需要整個組合。