熟女俱乐部五十路二区av,又爽又黄禁片视频1000免费,国产卡一卡二卡三无线乱码新区,中文无码一区二区不卡αv,中文在线中文a

新聞中心

EEPW首頁 > EDA/PCB > 設計應用 > 基于FPGA的FFT算法硬件實現(xiàn)

基于FPGA的FFT算法硬件實現(xiàn)

作者: 時間:2011-03-06 來源:網(wǎng)絡 收藏

(快速傅里葉變換)是一種非常重要的,在信號處理、圖像處理、生物信息學、計算物理、應用數(shù)學等方面都有著廣泛的應用。在高速數(shù)字信號處理中,的處理速度往往是整個系統(tǒng)設計性能的關鍵所在。(現(xiàn)場可編程門陣列)是一種具有大規(guī)??删幊涕T陣列的器件,不僅具有ASIC(專用集成電路)快速的特點,更具有很好的系統(tǒng)實現(xiàn)的靈活性?;?a class="contentlabel" href="http://www.bjwjmy.cn/news/listbylabel/label/FPGA">FPGA的設計可以滿足實時數(shù)字信號處理的要求,在市
場競爭中具有很大的優(yōu)勢。因此,為高速的實現(xiàn)提供了一個很好的平臺。

1 FFT
1.1 系統(tǒng)框圖

本設計利用流水線技術來提高系統(tǒng)的性能,系統(tǒng)框圖,如圖1所示。其中,地址產生單元生成RAM讀寫地址,寫使能信號以及相關模塊的啟動、控制信號,是系統(tǒng)的控制核心;4點蝶形運算單元的最后一級輸出不是順序的;旋轉因子產生單元生成復乘運算中的旋轉因子的角度數(shù)據(jù);旋轉因子ROM中預置了每一級運算中所需的旋轉因子。

本文引用地址:http://www.bjwjmy.cn/article/191332.htm


在FPGA設計中,為提高系統(tǒng)的運行速度,而將指令分為幾個子操作,每個子操作由不同的單元完成,這樣,每一級的電路結構得到簡化,從而減少輸入到輸出間的電路延時,在較小的時鐘周期內就能夠完成這一級的電路功能。在下一個時鐘周期到來時,將前一級的結果鎖存為該級電路的輸入,這樣逐級鎖存,由最后一級完成最終結果的輸出。也就是說,流水線技術是將待處理的任務分解為相互有關而又相互
獨立、可以順序執(zhí)行的子任務來逐步實現(xiàn)。本設計中,4點蝶形運算單元、旋轉因子復乘模塊以及最后的精度截取模塊采用流水線技術來處理。
1.2 基4蝶形運算算法原理

式(1)為基4蝶形運算單元的一般表達式,其中,,N為FFT運算的點數(shù),本設計中為1 024,p為旋轉因子W的相位角,其規(guī)律將在1.4節(jié)討論。X(0)、X(1)、X(2)、X(3)為原始數(shù)據(jù),順序輸入RAM后蝶形倒序輸出,與旋轉因子復乘再進行4點蝶形運算,而X1(0)、X1(1)、X1(2)、X1(3)即為第1級蝶形運算的結果。此時RAM存儲的原始數(shù)據(jù)已經(jīng)清空,將第1級蝶形運算結果再存回RAM中,按照一定的地址輸出后,與第2級的旋轉因子復乘、4點蝶形運算,得到第2級蝶形運算結果,依此類推。由于蝶形運算為同址操作,所以第2級的RAM寫地址即為第一級的RAM讀地址,每一級的RAM讀地址規(guī)律將在1.3節(jié)中討論。
1024點的基4-FFT共需要5級蝶形運算,每級需要計算256個蝶形,其傳統(tǒng)實現(xiàn)框圖如圖2所示。

 


考慮到第一級蝶形運算不需要旋轉因子,所以第一級的旋轉因子復乘模塊可以省略,但本設計的硬件結構需要循環(huán)利用,一般情況下,可以對第一級數(shù)據(jù)進行×1運算,再進行4點蝶形運算。不過,考慮到我們并不關心每一級蝶形運算后的結果,本文提出了一種蝶形運算的新結構:即先進行前一級的4點蝶形運算,再進行本級的與旋轉因子復乘運算,如圖3所示。


上一頁 1 2 3 下一頁

評論


相關推薦

技術專區(qū)

關閉