熟女俱乐部五十路二区av,又爽又黄禁片视频1000免费,国产卡一卡二卡三无线乱码新区,中文无码一区二区不卡αv,中文在线中文a

新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > 基于FPGA高階FIR濾波器的實現(xiàn)

基于FPGA高階FIR濾波器的實現(xiàn)

作者: 時間:2012-05-22 來源:網(wǎng)絡(luò) 收藏

3.1 量化位數(shù)對影響

系數(shù)的量化位數(shù)與精度和消耗的硬件資源緊密聯(lián)系,利用式(14)計算量化位數(shù)對濾波器精度的影響,量化誤差如圖7所示。

err(ω)=(f(ω)-f0(ω))2 (14)

q.JPG

式中:f(ω)為經(jīng)過量化后的頻譜特性;f0(ω)為標(biāo)準的頻譜特性。

由圖7可看出,濾波器系數(shù)的量化位數(shù)越多,濾波器精度越高。當(dāng)量化位數(shù)低于14位時會引入較大的誤差;當(dāng)量化位數(shù)高于16位時,通帶內(nèi)的量化誤差約為0,阻帶的量化誤差的均值小于0.1能夠滿足設(shè)計的需求;當(dāng)量化位數(shù)高于24位時,量化誤差基本不變。綜合頻率精度,資源消耗和查找表的輸出端口為4,設(shè)計濾波器系數(shù)的量化位數(shù)為16位。

3.2 濾波器具體實現(xiàn)

濾波器的輸入信號帶寬為10 MHz,調(diào)制頻率為70 MHz,調(diào)制系數(shù)為0.7的連續(xù)相位頻率鍵控(cpfsk)信號,根據(jù)中頻采樣定理,采樣頻率為100 MHz,則輸入信號的幅頻和相頻特性如圖8所示。

r.JPG

以Xilinx公司‘-10’的xc4vsx55芯片為濾波器的硬件支持,應(yīng)用Xilinx ISE 9.2i軟件分析存儲器個數(shù)P=4的改進型DA算法結(jié)構(gòu)及存儲器個數(shù)P=8的改進型DA算法結(jié)構(gòu)設(shè)計的濾波器性能,其達到最高速度分別為237.206MHz和264.589 MHz,資源消耗分別如圖9和圖10所示。由圖9和圖10比較可看出,P=4的改進型DA算法結(jié)構(gòu)所消耗的資源比P=8的改進型DA算法結(jié)構(gòu)所消耗的資源高很多。圖11和圖12為兩種改進型DA結(jié)構(gòu)的仿真時序圖,圖中dout代表輸出信號,cnt代表時延計算信號。從圖11及圖12可看出,P=8的改進型DA結(jié)構(gòu)時延為24個時鐘周期(470 ns);P=4的改進型DA算法結(jié)構(gòu)的時延為11個時鐘周期(210 ns)。綜上所述,與P=4的改進型DA算法結(jié)構(gòu)相比,雖然P=8的改進型DA算法結(jié)構(gòu)在時延方面存在不足,但其在資源消耗和速度等方面有明顯優(yōu)勢。

a.JPG



關(guān)鍵詞: FPGA FIR 濾波器

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉