摘要：在時(shí)差定位(TDOA)技術(shù)中，高精度的時(shí)差測量是準(zhǔn)確定位的關(guān)鍵。針對這一需要， 提出一種基于FPGA 的高精度時(shí)差測量系統(tǒng)的實(shí)現(xiàn)方案。本系統(tǒng)的時(shí)差測算單元以Altera 公司Cyclone 系列的EP1C3T144 芯片為核心，并提供了以太網(wǎng)接口、USB 接口和RS232 串 口作為輸入輸出接口。該設(shè)計(jì)方案具有電路設(shè)計(jì)簡單、成本低、精度高、移植性好等優(yōu)點(diǎn)， 可廣泛應(yīng)用于定位、導(dǎo)航和測距等領(lǐng)域。

1 引言

隨著無線技術(shù)的發(fā)展，無線定位系統(tǒng)的研究不斷深入，無線定位的應(yīng)用和服務(wù)也越來越 深入到生活中的每個(gè)細(xì)節(jié)，極大地改善和方便了人們的生活質(zhì)量。在目前的無線定位技術(shù)中， 到達(dá)時(shí)間差定位(TDOA, Time Difference of Arrival)作為一種定位精度高、定位速度快和抗干 擾能力強(qiáng)的定位技術(shù)而越來越受到重視。這種定位方式的基礎(chǔ)就是無線電測距，即通過測量 無線電信號到達(dá)某物體的傳播時(shí)差，進(jìn)而折算出到達(dá)此物體的距離，測距的實(shí)質(zhì)正是測量時(shí) 差。由于通信設(shè)備逐步向數(shù)字化、智能化方向發(fā)展，本文充分利用了低端的FPGA 器件(Field Programmable Gate Array)的靈活性和快速性，實(shí)現(xiàn)提取通過不同路徑的同一信號時(shí)間差。

2 總體方案設(shè)計(jì)

圖 1 為總體方案設(shè)計(jì)圖?；窘邮諜C(jī)把解擴(kuò)解調(diào)后的基帶信號通過輸入接口進(jìn)入時(shí)差測 算單元，運(yùn)算得到的結(jié)果通過輸出接口連接到無線傳輸設(shè)備。為了適應(yīng)各種不同接口的接收 機(jī)和無線傳輸設(shè)備，本系統(tǒng)設(shè)計(jì)了3 種常用的接口以備選擇。

由于m 序列具有優(yōu)良的周期自相關(guān)特性，因此經(jīng)常利用它作為無線定位的測量信號[1]。 m 序列碼長越長，抗多徑干擾能力越強(qiáng)；碼速率越高，定位精度越高。時(shí)差測量單元中事先 存儲了和發(fā)射端完全相同的m 序列，與接收到的m 序列進(jìn)行比對。發(fā)射時(shí)刻與接收時(shí)序的 關(guān)系如圖2 所示，相鄰傳播時(shí)長之差即為所測時(shí)差，目前該系統(tǒng)只能測算出不同路徑的傳播 時(shí)長，而差值則需要把每個(gè)傳播時(shí)長傳回到數(shù)據(jù)處理中心后通過軟件計(jì)算得到。

本系統(tǒng)采用Altera 公司Cyclone 系列的EP1C3T144 芯片。它是一款基于1.5V(內(nèi)核)， 3.3V(I/O)，0.13um 和SRAM 的FPGA，容量為2910 個(gè)LE，擁有13 個(gè)M4K RAM(4K 位+ 奇偶校驗(yàn))塊。除此之外，還提供了全功能的鎖相環(huán)(PLL)，用于板級的時(shí)鐘網(wǎng)絡(luò)管理和專用 I/O 口，這些接口用于連接業(yè)界標(biāo)準(zhǔn)的外部存儲器器件，具有成本低和方便的特點(diǎn)。