電路設計模塊化與設計重利用
加入技術交流群
2)子電路PORT定義好以后，根據(jù)PORT建立子電路原理圖的BLOCK。TOOLS—generate view…點擊generate symbols，產(chǎn)生子電路的原理符號。打開該項目庫管理工具中的Part Developer原理符號建庫工具，根據(jù)設計功能需要，調(diào)整管腳位置。
3)子電路的物理映射(Package)。在Proiect Setup中，定義Subdesign，建立子電路模塊時只需要定義Generate Subdesign，如圖3所示，將子電路設計名稱定義在Subdesign欄。本文引用地址：http://www.bjwjmy.cn/article/175851.htm
4)子電路的布局布線和其他電路設計是一樣的，合理規(guī)劃布局、疊層、布線，PCB各項檢查沒有問題以后，點擊菜單Tools-CreateModule如圖4所示(該功能只有Cadence ALLEGRO GXL才有)，定義模塊名稱和原理設計名稱一致，產(chǎn)生*．mdd文件。
評論