xilinx fpga 文章進入xilinx fpga技術(shù)社區(qū)

工程師必須要知道的FPGA引腳信號分配原則

工程師必須要知道的FPGA引腳信號分配原則-現(xiàn)在的FPGA向引腳分配信號的任務曾經(jīng)很簡單，現(xiàn)在也變得相當繁復。
關(guān)鍵字： FPGA FPGA引腳

剖析FPGA在汽車系統(tǒng)設計中的關(guān)鍵作用

剖析FPGA在汽車系統(tǒng)設計中的關(guān)鍵作用-選擇不同的微控制器系列時，軟件的兼容性是主要的障礙。大多數(shù)公司在軟件的開發(fā)、測試和驗證方面已經(jīng)進行了大量的投入。因此，將設計轉(zhuǎn)換到一個新的架構(gòu)時，通常需要復雜且代價高昂的軟件移植。
關(guān)鍵字： FPGA 汽車電子微控制器

如何用單個賽靈思FPGA數(shù)字化數(shù)百個信號

如何用單個賽靈思FPGA數(shù)字化數(shù)百個信號-　　在新型賽靈思 FPGA 上使用低電壓差分信號（LVDS），只需一個電阻和一個電容就能夠數(shù)字化輸入信號。由于目前這一代賽靈思器件上提供有數(shù)百個 LVDS 輸入，理論上使用單個 FPGA 就能夠數(shù)字化數(shù)百個模擬信號。
關(guān)鍵字：賽靈思 FPGA LVDS

工程師談FPGA時序約束七步法

工程師談FPGA時序約束七步法-時序例外約束包括FalsePath、MulticyclePath、MaxDelay、MinDelay。但這還不是最完整的時序約束。
關(guān)鍵字： FPGA PCB 接口電路

FMC+ 標準將嵌入式設計推到全新的高度

FMC+ 標準將嵌入式設計推到全新的高度-更新后的 FPGA 夾層卡規(guī)范提供無與倫比的高 I/O 密度、向后兼容性。
關(guān)鍵字：嵌入式 FPGA

如何擴展 FPGA 的工作溫度范圍

如何擴展 FPGA 的工作溫度范圍-　　任何電子器件的使用壽命均取決于其工作溫度。在較高溫度下器件會加快老化，使用壽命會縮短。但某些應用要求電子產(chǎn)品工作在器件最大額定工作結(jié)溫下。以石油天然氣產(chǎn)業(yè)為例來說明這個問題以及解決方案。
關(guān)鍵字：賽靈思 XA6SLX45 FPGA

如何使用FPGA加速機器學習算法

如何使用FPGA加速機器學習算法-　　當前，AI因為其CNN（卷積神經(jīng)網(wǎng)絡）算法出色的表現(xiàn)在圖像識別領域占有舉足輕重的地位。基本的CNN算法需要大量的計算和數(shù)據(jù)重用，非常適合使用FPGA來實現(xiàn)。上個月，Ralph Wittig（Xilinx CTO Office的卓越工程師）在2016年OpenPower峰會上發(fā)表了約20分鐘時長的演講并討論了包括清華大學在內(nèi)的中國各大學研究CNN的一些成果。
關(guān)鍵字： FPGA GPU AuvizDNN

基于ARM和FPGA的多路電機控制方案

基于ARM和FPGA的多路電機控制方案-專用控制器由ARM(LPC2214)、FPGA(EP2C5T144C8)、驅(qū)動器接口電路、編碼器接口電路、限位檢測電路和電源電路等組成，ARM通過串口實現(xiàn)與上位機之間的通信，解析從上位機獲得的控制指令，并通過FPGA產(chǎn)生相應輸出信號給驅(qū)動器接口，驅(qū)動器接口外接驅(qū)動器。
關(guān)鍵字： arm fpga 電機控制

詳解FPGA開發(fā)流程中每一環(huán)節(jié)的物理含義和實現(xiàn)目標

詳解FPGA開發(fā)流程中每一環(huán)節(jié)的物理含義和實現(xiàn)目標-FPGA的開發(fā)流程是遵循著ASIC的開發(fā)流程發(fā)展的，發(fā)展到目前為止，F(xiàn)PGA的開發(fā)流程總體按照圖1進行，有些步驟可能由于其在當前項目中的條件的寬度的允許，可以免去，比如靜態(tài)仿真過程，這樣來達到項目時間上的優(yōu)勢。
關(guān)鍵字： FPGA

一文了解FPGA與DSP的區(qū)別、特點及用途

一文了解FPGA與DSP的區(qū)別、特點及用途-FPGA是一種可編程的硅芯片，DSP是數(shù)字信號處理，當系統(tǒng)設計人員在項目的架構(gòu)設計階段就面臨到底采用FPGA還是DSP的重要問題。本文將首先分別介紹FPGA和DSP的特點，然后再從內(nèi)部資源、編程語言、功能多個角度解析兩者的不同。
關(guān)鍵字： FPGA DSP

通過FPGA智能調(diào)試工具縮短驗證時間

通過FPGA智能調(diào)試工具縮短驗證時間-設計人員選擇具有優(yōu)秀調(diào)試能力的FPGA器件，可以縮短開發(fā)周期并降低成本，同時顯著加快上市速度。
關(guān)鍵字： FPGA 邏輯分析儀

基于FPGA的虛擬現(xiàn)實定位系統(tǒng)

基于FPGA的虛擬現(xiàn)實定位系統(tǒng)-虛擬現(xiàn)實技術(shù)是目前計算機信息科學中的前沿學科，文中設計了一種以FPGA 為核心的數(shù)據(jù)采集處理系統(tǒng).利用HMC5883L和ADXL345對虛擬場景中物體的方位和朝向進行確定并通過以太網(wǎng)給虛擬場景主機發(fā)送數(shù)據(jù).整個系統(tǒng)以 FPGA作為主控制器，配以傳感器數(shù)據(jù)采集，內(nèi)部FIFO存儲，以太網(wǎng)高速傳輸，從而把定位系統(tǒng)參數(shù)實時傳送到上位機中，具有傳輸速度快.實時性等優(yōu)點，實現(xiàn)了虛擬現(xiàn)實高精度定位的功能.
關(guān)鍵字： FPGA 虛擬現(xiàn)實

電路設計常見的八個誤區(qū)

電路設計常見的八個誤區(qū)-電路設計常見的八個誤區(qū)：現(xiàn)象一：這板子的PCB設計要求不高，就用細一點的線，自動布吧；現(xiàn)象二：這些總線信號都用電阻拉一下，感覺放心些；現(xiàn)象三：CPU和FPGA的這些不用的I/O口怎么處理呢？先讓它空著吧，以后再說。
關(guān)鍵字：電路設計 PCB fpga

FPGA實戰(zhàn)開發(fā)技巧（6）

FPGA實戰(zhàn)開發(fā)技巧（6）-時序性能是FPGA 設計最重要的指標之一。造成時序性能差的根本原因有很多，但其直接原因可分為三類：布局較差、邏輯級數(shù)過多以及信號扇出過高。
關(guān)鍵字： FPGA 時序性能

FPGA實戰(zhàn)開發(fā)技巧（7）

FPGA實戰(zhàn)開發(fā)技巧（7）-通常我們會為工程添加UCF 約束指定時序要求和管腳約束。但是UCF 約束是給MAP，PAR 等實現(xiàn)使用的，綜合工具XST 并不能感知系統(tǒng)的時序要求。而為XST 添加XCF 約束卻是使實現(xiàn)結(jié)果擁有最高頻率的關(guān)鍵。
關(guān)鍵字： FPGA XCF UCF

共6799條 52/454 |‹ « 50 51 52 53 54 55 56 57 58 59 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應用，容量中等，性能可以滿足一般的邏輯設計要求，如Spartan系列；還有一種側(cè)重于高性能應用，容量大，性能能滿足各類高端應用，如Virtex系列，用戶可以根據(jù)自己實際應用要求進行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細 ]