fpga soc 文章進(jìn)入fpga soc技術(shù)社區(qū)

Achronix的Speedcore? Custom Blocks定制單元塊為數(shù)據(jù)加速系統(tǒng)再添動力

　　Achronix今日宣布為其eFPGA IP解決方案推出Speedcore custom blocks定制單元塊。Achronix Speedcore eFGPA嵌入式FPGA可加速數(shù)據(jù)密集的人工智能(AI)/機(jī)器學(xué)習(xí)、5G移動通信、汽車先進(jìn)駕駛員輔助系統(tǒng)(ADAS)、數(shù)據(jù)中心和網(wǎng)絡(luò)應(yīng)用; Speedcore custom blocks定制單元塊可以大幅度地提升性能、功耗和面積效率，并支持以前在FPGA獨(dú)立芯片上無法實(shí)現(xiàn)的
關(guān)鍵字： Achronix FPGA

英特爾FPGA 支持阿里云的加速即服務(wù)

　　今天，英特爾?宣布英特爾現(xiàn)場可編程門陣列 (FPGA) 為阿里巴巴集團(tuán)的云計(jì)算部門—阿里云的加速即服務(wù)(Acceleration-as-a-Service)提供支持。加速服務(wù)可通過阿里云網(wǎng)站提供，支持客戶在云中開發(fā)與部署加速器解決方案，以便應(yīng)用到人工智能推理、視頻流分析、數(shù)據(jù)庫加速和需要密集型計(jì)算的其他領(lǐng)域?！　∮⑻貭?nbsp;FPGA 支持的加速即服務(wù)也被稱作阿里云 F1 實(shí)例，支持用戶通過即購即用的模式獲得云加速服務(wù)，從而節(jié)省前期的硬件投資。　　
關(guān)鍵字：英特爾 FPGA

EDA技術(shù)與FPGA設(shè)計(jì)應(yīng)用詳解

　　摘要：eda技術(shù)是現(xiàn)代電子設(shè)計(jì)技術(shù)的核心，它在現(xiàn)代集成電路設(shè)計(jì)中占據(jù)重要地位。隨著深亞微米與超深亞微米技術(shù)的迅速發(fā)展，fpga設(shè)計(jì)越來越多地采用基于vhdl的設(shè)計(jì)方法及先進(jìn)的eda工具。本文詳細(xì)闡述了eda技術(shù)與fpga設(shè)計(jì)應(yīng)用?！　￡P(guān)鍵詞：電子設(shè)計(jì)自動化;現(xiàn)場可編程門陣列;復(fù)雜可編程邏輯器件;專用集成電路;知識產(chǎn)權(quán);甚高速集成電路硬件描述語言　　引言　　---21世紀(jì)是電子信息產(chǎn)業(yè)主導(dǎo)的知識經(jīng)濟(jì)時代，信息領(lǐng)域正在發(fā)生一場巨大變革，其先導(dǎo)力量和決定性因素正是微電子集成電路。硅片技術(shù)的日益成
關(guān)鍵字： EDA FPGA

報(bào)告：半導(dǎo)體IP市場價值到2023年將達(dá)6.22萬億美元

　　根據(jù)新的研究報(bào)告“IP設(shè)計(jì)IP(IP處理器IP，接口IP，內(nèi)存IP)”顯示，半導(dǎo)體知識產(chǎn)權(quán)市場預(yù)計(jì)到2023年將達(dá)到6.22萬億美元，2017 - 2023年之間的復(fù)合年增長率為4.87% 。驅(qū)動這個市場的主要因素包括消費(fèi)電子行業(yè)的多核技術(shù)的進(jìn)步，以及對現(xiàn)代SoC設(shè)計(jì)的需求增加，導(dǎo)致市場增長，以及對連接設(shè)備的需求也不斷增長。　　消費(fèi)電子在預(yù)測期間占據(jù)半導(dǎo)體IP市場的最大份額　　各地區(qū)消費(fèi)電子產(chǎn)品的使用量的增加正在推動消費(fèi)電子行業(yè)半導(dǎo)體IP市場的增長。此外，APAC和Ro
關(guān)鍵字： IP SoC

基于SoC的雙目視覺ADAS解決方案

基于SoC的雙目視覺ADAS解決方案-相比于單目視覺，雙目視覺（Stereo Vision）的關(guān)鍵區(qū)別在于可以利用雙攝像頭從不同角度對同一目標(biāo)成像，從而獲取視差信息，推算目標(biāo)距離。
關(guān)鍵字： cpu soc 恩智浦

相比GPU和GPP，F(xiàn)PGA是深度學(xué)習(xí)的未來？

相比GPU和GPP，F(xiàn)PGA是深度學(xué)習(xí)的未來？-相比GPU和GPP，F(xiàn)PGA在滿足深度學(xué)習(xí)的硬件需求上提供了具有吸引力的替代方案。憑借流水線并行計(jì)算的能力和高效的能耗，F(xiàn)PGA將在一般的深度學(xué)習(xí)應(yīng)用中展現(xiàn)GPU和GPP所沒有的獨(dú)特優(yōu)勢。同時，算法設(shè)計(jì)工具日漸成熟，如今將FPGA集成到常用的深度學(xué)習(xí)框架已成為可能。未來，F(xiàn)PGA將有效地適應(yīng)深度學(xué)習(xí)的發(fā)展趨勢，從架構(gòu)上確保相關(guān)應(yīng)用和研究能夠自由實(shí)現(xiàn)。
關(guān)鍵字：機(jī)器學(xué)習(xí) FPGA GPU GPP

基于FPGA加速機(jī)器學(xué)習(xí)算法

基于FPGA加速機(jī)器學(xué)習(xí)算法-AI因?yàn)槠銫NN（卷積神經(jīng)網(wǎng)絡(luò)）算法出色的表現(xiàn)在圖像識別領(lǐng)域占有舉足輕重的地位?；镜腃NN算法需要大量的計(jì)算和數(shù)據(jù)重用，非常適合使用FPGA來實(shí)現(xiàn)。上個月，Ralph Wittig（Xilinx CTO Office的卓越工程師）在2016年OpenPower峰會上發(fā)表了約20分鐘時長的演講并討論了包括清華大學(xué)在內(nèi)的中國各大學(xué)研究CNN的一些成果。
關(guān)鍵字：機(jī)器學(xué)習(xí) FPGA

工程師必須要知道的FPGA引腳信號分配原則

工程師必須要知道的FPGA引腳信號分配原則-現(xiàn)在的FPGA向引腳分配信號的任務(wù)曾經(jīng)很簡單，現(xiàn)在也變得相當(dāng)繁復(fù)。
關(guān)鍵字： FPGA FPGA引腳

剖析FPGA在汽車系統(tǒng)設(shè)計(jì)中的關(guān)鍵作用

剖析FPGA在汽車系統(tǒng)設(shè)計(jì)中的關(guān)鍵作用-選擇不同的微控制器系列時，軟件的兼容性是主要的障礙。大多數(shù)公司在軟件的開發(fā)、測試和驗(yàn)證方面已經(jīng)進(jìn)行了大量的投入。因此，將設(shè)計(jì)轉(zhuǎn)換到一個新的架構(gòu)時，通常需要復(fù)雜且代價高昂的軟件移植。
關(guān)鍵字： FPGA 汽車電子微控制器

如何用單個賽靈思FPGA數(shù)字化數(shù)百個信號

如何用單個賽靈思FPGA數(shù)字化數(shù)百個信號-　　在新型賽靈思 FPGA 上使用低電壓差分信號（LVDS），只需一個電阻和一個電容就能夠數(shù)字化輸入信號。由于目前這一代賽靈思器件上提供有數(shù)百個 LVDS 輸入，理論上使用單個 FPGA 就能夠數(shù)字化數(shù)百個模擬信號。
關(guān)鍵字：賽靈思 FPGA LVDS

工程師談FPGA時序約束七步法

工程師談FPGA時序約束七步法-時序例外約束包括FalsePath、MulticyclePath、MaxDelay、MinDelay。但這還不是最完整的時序約束。
關(guān)鍵字： FPGA PCB 接口電路

FMC+ 標(biāo)準(zhǔn)將嵌入式設(shè)計(jì)推到全新的高度

FMC+ 標(biāo)準(zhǔn)將嵌入式設(shè)計(jì)推到全新的高度-更新后的 FPGA 夾層卡規(guī)范提供無與倫比的高 I/O 密度、向后兼容性。
關(guān)鍵字：嵌入式 FPGA

如何擴(kuò)展 FPGA 的工作溫度范圍

如何擴(kuò)展 FPGA 的工作溫度范圍-　　任何電子器件的使用壽命均取決于其工作溫度。在較高溫度下器件會加快老化，使用壽命會縮短。但某些應(yīng)用要求電子產(chǎn)品工作在器件最大額定工作結(jié)溫下。以石油天然氣產(chǎn)業(yè)為例來說明這個問題以及解決方案。
關(guān)鍵字：賽靈思 XA6SLX45 FPGA

一文讀懂SIP與SOC封裝技術(shù)

一文讀懂SIP與SOC封裝技術(shù)-從集成度而言，一般情況下， SOC 只集成 AP 之類的邏輯系統(tǒng)，而 SIP 集成了AP+mobileDDR，某種程度上說 SIP=SOC+DDR，隨著將來集成度越來越高， emmc也很有可能會集成到 SIP 中。從封裝發(fā)展的角度來看，因電子產(chǎn)品在體積、處理速度或電性特性各方面的需求考量下， SOC 曾經(jīng)被確立為未來電子產(chǎn)品設(shè)計(jì)的關(guān)鍵與發(fā)展方向。但隨著近年來 SOC生產(chǎn)成本越來越高，頻頻遭遇技術(shù)障礙，造成 SOC 的發(fā)展面臨瓶頸，進(jìn)而使 SIP 的發(fā)展越來越被業(yè)界重視。
關(guān)鍵字： SIP SOC applewatch 摩爾定律

如何使用FPGA加速機(jī)器學(xué)習(xí)算法

如何使用FPGA加速機(jī)器學(xué)習(xí)算法-　　當(dāng)前，AI因?yàn)槠銫NN（卷積神經(jīng)網(wǎng)絡(luò)）算法出色的表現(xiàn)在圖像識別領(lǐng)域占有舉足輕重的地位?；镜腃NN算法需要大量的計(jì)算和數(shù)據(jù)重用，非常適合使用FPGA來實(shí)現(xiàn)。上個月，Ralph Wittig（Xilinx CTO Office的卓越工程師）在2016年OpenPower峰會上發(fā)表了約20分鐘時長的演講并討論了包括清華大學(xué)在內(nèi)的中國各大學(xué)研究CNN的一些成果。
關(guān)鍵字： FPGA GPU AuvizDNN