cadence.spb.15.2. 文章最新資訊

Cadence與海思在FinFET設(shè)計(jì)領(lǐng)域擴(kuò)大合作

　　益華電腦(Cadence Design Systems)宣布，已與通訊網(wǎng)路與數(shù)位媒體晶片組供應(yīng)商海思半導(dǎo)體(HiSilicon Technologies)已經(jīng)簽署合作協(xié)議，將于16奈米 FinFET 設(shè)計(jì)領(lǐng)域大幅擴(kuò)增采用Cadence 數(shù)位與客制/類(lèi)比流程，并于10奈米和7奈米制程的設(shè)計(jì)流程上密切合作。　　海思半導(dǎo)體也廣泛使用Cadence數(shù)位和客制/類(lèi)比驗(yàn)證解決方案，并且已經(jīng)取得Cadence DDR IP與Cadence 3D-IC 解決方案授權(quán)，將于矽中介層基底(silicon interp
關(guān)鍵字： Cadence 海思 FinFET

基于RFID的手機(jī)防盜裝置設(shè)計(jì)方案

　　一、項(xiàng)目概述　　1.1 引言　　到二十一世紀(jì)初，RFID迎來(lái)了一個(gè)嶄新的發(fā)展時(shí)期，其在民用領(lǐng)域的價(jià)值開(kāi)始得到世界各國(guó)的廣泛關(guān)注。RFID(Radio Frequency Identification的)，即射頻識(shí)別。RFID射頻識(shí)別是一種非接觸式的自動(dòng)識(shí)別技術(shù)，它通過(guò)射頻信號(hào)自動(dòng)識(shí)別目標(biāo)對(duì)象并獲取相關(guān)數(shù)據(jù)，識(shí)別工作無(wú)須人工干預(yù)，可工作于各種惡劣環(huán)境。RFID技術(shù)可識(shí)別高速運(yùn)動(dòng)物體并可同時(shí)識(shí)別多個(gè)目標(biāo)，操作快捷方便。　　1.2 項(xiàng)目背景/選題動(dòng)機(jī) 　　手機(jī)已經(jīng)成為人們生活中不可或缺的部分。
關(guān)鍵字： RFID 射頻識(shí)別 802.15.4a.手機(jī)防盜

淺談PCB設(shè)計(jì)從淺到深設(shè)計(jì)

　　曾經(jīng)看到電腦主板的PCB的時(shí)候，心里想能自己畫(huà)出來(lái)是多么棒的一件事情。后來(lái)接觸到protel99se就步入了畫(huà)板子的隊(duì)伍，之后altium 、cadence等等。隨著畫(huà)板子的經(jīng)歷積累，發(fā)現(xiàn)需要注意的事項(xiàng)越來(lái)越多。一塊好的PCB板子不是將連線(xiàn)連通就行，置于其中的故事，容我慢慢道來(lái)。　　第一、大多數(shù)PCB的設(shè)計(jì)師都是是精通電子元器件的工作原理，知道其相互影響，更明白構(gòu)成電路板輸入和輸出的各種數(shù)據(jù)傳輸標(biāo)準(zhǔn)。一個(gè)優(yōu)秀的電子產(chǎn)品不但需要有優(yōu)秀的原理圖，更需要PCB布局和走線(xiàn)的人，而后者對(duì)最終電路板的成敗起到
關(guān)鍵字： PCB altium cadence

Cadence IP組合和工具支持臺(tái)積電新的超低功耗平臺(tái)

　　全球知名的電子設(shè)計(jì)創(chuàng)新領(lǐng)導(dǎo)者Cadence設(shè)計(jì)系統(tǒng)公司今日宣布其豐富的IP組合與數(shù)字和定制/模擬設(shè)計(jì)工具可支持臺(tái)積電全新的超低功耗(ULP)技術(shù)平臺(tái)。該ULP平臺(tái)涵蓋了提供多種省電方式的多個(gè)工藝節(jié)點(diǎn)，以利于最新的移動(dòng)和消費(fèi)電子產(chǎn)品的低功耗需求。　　為加速臺(tái)積電超低功耗平臺(tái)的技術(shù)發(fā)展，Cadence將包括存儲(chǔ)器、接口及模擬功能的設(shè)計(jì)IP遷移到此平臺(tái)。使用Cadence TensilicaÒ數(shù)據(jù)平面處理器，客戶(hù)可以從超低功耗平臺(tái)受益于各種低功耗DSP應(yīng)用，包括影像、永遠(yuǎn)在線(xiàn)的語(yǔ)音、面部識(shí)
關(guān)鍵字： Cadence 臺(tái)積電 FinFET

Cadence為臺(tái)積電16納米FinFET+ 制程推出一系列IP組合

　　全球知名的電子設(shè)計(jì)創(chuàng)新領(lǐng)導(dǎo)者Cadence設(shè)計(jì)系統(tǒng)公司今日宣布為臺(tái)積電16納米FinFET+ 制程推出一系列IP組合。 Cadence所提供的豐富IP組合能使系統(tǒng)和芯片公司在16納米FF+的先進(jìn)制程上相比于16納米FF工藝，獲得同等功耗下15%的速度提升、或者同等速度下30%的功耗節(jié)約。　　目前在開(kāi)發(fā)16 FF+工藝的過(guò)程中，Cadence的IP產(chǎn)品組合包括了在開(kāi)發(fā)先進(jìn)制程系統(tǒng)單芯片中所需的多種高速協(xié)議，其中包括關(guān)鍵的內(nèi)存、存儲(chǔ)和高速互聯(lián)標(biāo)準(zhǔn)。IP將在2014年第四季度初通過(guò)測(cè)試芯片測(cè)試。有關(guān)IP
關(guān)鍵字： Cadence 臺(tái)積電 FinFET

Cadence數(shù)字與定制/模擬工具通過(guò)臺(tái)積電16FF+制程的認(rèn)證，并與臺(tái)積電合作開(kāi)發(fā)10納米FinFET工藝

　　全球知名電子設(shè)計(jì)創(chuàng)新領(lǐng)先公司Cadence設(shè)計(jì)系統(tǒng)公司今日宣布，其數(shù)字和定制/模擬分析工具已通過(guò)臺(tái)積電公司16FF+制程的V0.9設(shè)計(jì)參考手冊(cè)(Design Rule Manual，DRM) 與SPICE認(rèn)證，相比于原16納米FinFET制程，可以使系統(tǒng)和芯片公司通過(guò)此新工藝在同等功耗下獲得15%的速度提升、或者在同等速度下省電30%。目前16FF+ V1.0認(rèn)證正在進(jìn)行中，計(jì)劃于2014年11月實(shí)現(xiàn)。Cadence也和臺(tái)積電合作實(shí)施了16FF+ 制程定制設(shè)計(jì)參考流程的多處改進(jìn)。此外，Cadence也
關(guān)鍵字： Cadence 臺(tái)積電 FinFET

臺(tái)積電采用Cadence的16納米FinFET單元庫(kù)特性分析解決方案

　　全球知名電子設(shè)計(jì)創(chuàng)新領(lǐng)先公司Cadence設(shè)計(jì)系統(tǒng)公司，今日宣布臺(tái)積電采用了Cadence®16納米FinFET單元庫(kù)特性分析解決方案。由Cadence和臺(tái)積電共同研發(fā)的單元庫(kù)分析工具設(shè)置已在臺(tái)積電網(wǎng)站上線(xiàn)，臺(tái)積電客戶(hù)可以直接下載。該設(shè)置是以Cadence Virtuoso® Liberate® 特性分析解決方案和Spectre® 電路模擬器為基礎(chǔ)，并涵蓋了臺(tái)積電標(biāo)準(zhǔn)單元的環(huán)境設(shè)置和樣品模板。　　利用本地的Spectre API整合方案，Liberate和Spect
關(guān)鍵字： Cadence 臺(tái)積電 FinFET

cadence設(shè)計(jì)提高篇之團(tuán)隊(duì)合作

　　在高密度互聯(lián)技術(shù)中，PCB規(guī)模比較大，需要進(jìn)行團(tuán)隊(duì)合作，接下來(lái)，給大家介紹一種合作開(kāi)發(fā)的方法。　　如圖1，為我們需要合作的PCB板。　　 ? 　　圖1 　　在圖1的中心部分，有一片比較大的FPGA芯片，如果想將該部分的布局、布線(xiàn)讓另外一個(gè)同事處理，自己集中精力把其他部分的搞定。那么該怎么辦呢?點(diǎn)擊place->Design Partition，然后點(diǎn)擊create partition，首先劃定一塊區(qū)域。劃定區(qū)域的方法有以下幾種：Add rectangle和Add sh
關(guān)鍵字： cadence PCB

cadence之器件原理封裝的提取

　　有好幾個(gè)同事問(wèn)我cadence之capture中關(guān)于保存元器件封裝的問(wèn)題。　　我們知道，封裝庫(kù)的管理是非常重要的事情，是我們所有工程設(shè)計(jì)的基礎(chǔ)，封裝庫(kù)有一丁點(diǎn)的錯(cuò)誤，可能辛苦幾個(gè)月的設(shè)計(jì)就白費(fèi)了，比如：電源管腳、地管腳定義錯(cuò)、地址線(xiàn)數(shù)據(jù)線(xiàn)接反、多定義管腳、少定義管腳等(原理圖封裝如此，PCB封裝也不例外)，所以針對(duì)比較復(fù)雜的元器件，比如FPGA、CPU，動(dòng)輒上千個(gè)管腳，如果自己一個(gè)管腳一個(gè)管腳畫(huà)的話(huà)，再加上核對(duì)的時(shí)間，可能需要一周時(shí)間，并且還容易出錯(cuò)。這時(shí)候拿來(lái)主義就用到了，別人成熟的封裝，調(diào)試沒(méi)
關(guān)鍵字： cadence capture PCB

彩殼內(nèi)部的秘密!惠普Pavilion 15拆解圖

　　惠普Pavilion系列筆記本一直是面向中高端家庭用戶(hù)的消費(fèi)類(lèi)產(chǎn)品，在英特爾發(fā)布下一代處理器之前，惠普也并不急于推出他們最新的產(chǎn)品，而是進(jìn)一步鞏固他們?cè)诟鱾€(gè)領(lǐng)域市場(chǎng)的地位，另一方面也是為了迎合消費(fèi)者對(duì)于不同價(jià)位段產(chǎn)品的實(shí)際需求。這一次我們?yōu)榇蠹規(guī)?lái)的是惠普Pavilion 15的拆解圖賞，供大家一覽其內(nèi)部的做工情況。　　點(diǎn)擊任意圖片，進(jìn)入讀圖模式
關(guān)鍵字：惠普筆記本 Pavilion 15

Cadence推出Voltus-Fi定制型電源完整性方案

　　8月5日，Cadence公司在上海隆重舉辦年度CDNLive使用者大會(huì)。期間，Cadence宣布推出Voltus-Fi定制型電源完整性解決方案，芯片簽收與驗(yàn)證部門(mén)產(chǎn)品營(yíng)銷(xiāo)總監(jiān)Jerry Zhao向行業(yè)媒體具體講解了新產(chǎn)品的特點(diǎn)。　　VoltusTM-Fi定制型電源完整性解決方案具備晶體管級(jí)的電遷移和電流電阻壓降分析技術(shù)(EMIR)，獲得晶圓廠(chǎng)在電源簽收中SPICE級(jí)精度的認(rèn)證，從而創(chuàng)建了設(shè)計(jì)收斂的最快路徑。新的解決方案采用Cadence Spectre? APS(Accelerated P
關(guān)鍵字： Cadence Voltus-Fi SPICE 201409

Cadence在上海成功舉辦2014年使用者大會(huì)CDNLive 2014！

　　全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先公司Cadence設(shè)計(jì)系統(tǒng)公司 (Cadence Design Systems, Inc) 在上海浦東嘉里大酒店舉辦年度CDNLive使用者大會(huì)，會(huì)議集聚了Cadence的技術(shù)用戶(hù)、開(kāi)發(fā)者、業(yè)界專(zhuān)家與行業(yè)媒體700多人，Cadence工具的開(kāi)發(fā)專(zhuān)家和使用者們面對(duì)面分享重要設(shè)計(jì)與驗(yàn)證問(wèn)題的解決經(jīng)驗(yàn)，探討高級(jí)晶片、SoC和系統(tǒng)的技術(shù)潮流趨勢(shì)。　　5號(hào)早上，Cadence公司副總裁兼中國(guó)區(qū)總經(jīng)理劉國(guó)軍先生首先代表公司歡迎業(yè)界客戶(hù)、合作伙伴、專(zhuān)家學(xué)者及媒體朋友的到來(lái)。Cadence總裁
關(guān)鍵字： Cadence CDNLive SoC

Cadence推出Voltus-Fi定制型電源完整性解決方案

　　全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先公司Cadence設(shè)計(jì)系統(tǒng)公司今天宣布推出Cadence® Voltus™-Fi定制型電源完整性解決方案(Cadence® Voltus™-Fi Custom Power Integrity Solution)，具備晶體管級(jí)的電遷移和電流電阻壓降分析技術(shù)(EMIR)，獲得晶圓廠(chǎng)在電源簽收中SPICE級(jí)精度的認(rèn)證，從而創(chuàng)建了設(shè)計(jì)收斂的最快路徑。新的解決方案采用Cadence Spectre® APS(Accelerated Parall
關(guān)鍵字： Cadence Voltus-Fi EMIR

一種低噪聲高增益零中頻放大器的設(shè)計(jì)與實(shí)現(xiàn)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：零中頻放大器低噪聲 DIS管腳 Cadence

Cadence推出16納米FinFET制程DDR4 PHY IP

　　全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(NASDAQ: CDNS)于2014年5月20日宣布，立即推出基于臺(tái)積電16納米FinFET制程的DDR4 PHY IP(知識(shí)產(chǎn)權(quán))。16納米技術(shù)與Cadence創(chuàng)新的架構(gòu)相結(jié)合，可幫助客戶(hù)達(dá)到DDR4標(biāo)準(zhǔn)的最高性能，亦即達(dá)到3200Mbps的級(jí)別，相比之下，目前無(wú)論DDR3還是DDR4技術(shù)，最高也只能達(dá)到2133Mbps的性能。通過(guò)該技術(shù)，需要高內(nèi)存帶寬的服務(wù)器、網(wǎng)絡(luò)交換、存儲(chǔ)器結(jié)構(gòu)和其他片上系統(tǒng)(SoC)現(xiàn)在可以使用Cadence? DD
關(guān)鍵字： Cadence DDR4 PHY IP CRC