asic 文章進入asic技術(shù)社區(qū)

如何利用FPGA進行時序分析設(shè)計

　　FPGA(Field-Programmable Gate Array)，即現(xiàn)場可編程門陣列，它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。對于時序如何用FPGA來分析與設(shè)計，本文將詳細介紹?！　』镜碾娮酉到y(tǒng)如圖 1所示，一般自己的設(shè)計都需要時序分析，如圖 1所示的Design，上部分為時序組合邏輯，下部分只有組合邏輯。而對其進行時序分析時，一般都以時鐘為參考的，因此一般主要分析
關(guān)鍵字： FPGA ASIC

如何采用SystemVerilog來改善基于FPGA的ASIC原型

ASIC在解決高性能復雜設(shè)計概念方面提供了一種解決方案,但是ASIC也是高投資風險的,如90nm ASIC/SoC設(shè)計大約需要2000萬美元開發(fā)成本.為了降低成本,現(xiàn)在可采用FPGA來實現(xiàn)ASIC.但是,但ASIC集成度較大時,需要幾個FPGA來實現(xiàn),這就需要考慮如何來連接ASIC設(shè)計中所有的邏輯區(qū)塊.采用SystemVerilog,可以簡化這一問題.
關(guān)鍵字： SystemVerilog ASIC FPGA

ASIC中的異步時序設(shè)計

絕大部分的ASIC設(shè)計工程師在實際工作中都會遇到異步設(shè)計的問題，本文針對異步時序產(chǎn)生的問題，介紹了幾種同步的策略，特別是結(jié)繩法和異步FIFO的異步比較法都是比較新穎的方法。
關(guān)鍵字： ASIC

在選用FPGA進行設(shè)計時如何降低功耗

傳統(tǒng)意義上，ASIC和CPLD是低功耗競爭中當仁不讓的贏家。但是由于相對成本較高，且用戶對高端性能和額外邏輯的要求也越來越多，在低功耗應用中使用CPLD正在失去優(yōu)勢。ASIC也面臨相同的風險。而例如FPGA這樣日益增長的可編程半導體器件正逐步成為備受青睞的解決方案。
關(guān)鍵字：低功耗 ASIC CPLD 可編程半導體器件

可配置電源管理ASIC--當今的系統(tǒng)黏合劑

上個世紀，在數(shù)字化思維主導設(shè)計領(lǐng)域時，系統(tǒng)是標準處理器，ASSP，模擬電路和黏合邏輯的混合物?！梆ず线壿嫛笔峭ㄟ^小型和中型集成電路把不同數(shù)字芯片的協(xié)議和總線連在一起。為了降低成本實現(xiàn)一體化，“黏合邏輯”曾經(jīng)風靡整個ASIC業(yè)。
關(guān)鍵字：集成電路 ASIC 電源管理

如何用C語言描述AES256加密算法最高效？

高級加密標準 (AES) 已經(jīng)成為很多應用（諸如嵌入式系統(tǒng)中的應用等）中日漸流行的密碼規(guī)范。
關(guān)鍵字： ASIC AES FPGA 嵌入式

MEMS麥克風技術(shù)滿足音量市場的性能要求

隨著智能設(shè)備的迅猛發(fā)展，市場需要更高性能的麥克風，而MEMS可以在緊湊的尺寸內(nèi)麥克風提供高性能和保真度及可靠性，適用于便攜式設(shè)備。本文介紹了MEMS麥克風的結(jié)構(gòu)和工作模式，并介紹了相關(guān)的MEMS麥克風套件。
關(guān)鍵字： MEMS 麥克風 ASIC 201706

ASIC設(shè)計中不可忽視的幾大問題

　　ASIC的復雜性不斷提高，同時工藝在不斷地改進，如何在較短的時間內(nèi)開發(fā)一個穩(wěn)定的可重用的ASIC芯片的設(shè)計，并且一次性流片成功，這需要一個成熟的ASIC的設(shè)計方法和開發(fā)流程?！　”疚慕Y(jié)合NCverilog，DesignCompile，Astro等ASIC設(shè)計所用到的EDA軟件，從工藝獨立性、系統(tǒng)的穩(wěn)定性、復雜性的角度對比各種ASIC的設(shè)計方法，介紹了在編碼設(shè)計、綜合設(shè)計、靜態(tài)時序分析和時序仿真等階段經(jīng)常忽視的問題以及避免的辦法，從而使得整個設(shè)計具有可控性?！　?nbsp; 　
關(guān)鍵字： ASIC

便攜式數(shù)據(jù)采集系統(tǒng)中ADC的選用指南

真實世界的應用需要真實世界的物理連接，一般來說，這意味著模擬信號要在系統(tǒng)內(nèi)的某處被數(shù)字化處理，以便于微處理器、ASIC或FPGA采集數(shù)據(jù)并做出決策?；具x用標準當選擇一款模擬數(shù)字轉(zhuǎn)換器(ADC)時，大多數(shù)設(shè)計師似
關(guān)鍵字：模數(shù)轉(zhuǎn)換器 SPI ASIC ADC

常見問題解答：賽靈思采用首個ASIC級UltraScale可編程架構(gòu)

1. 賽靈思將在2013年7月10日宣布推出什么產(chǎn)品？賽靈思宣布20nm兩項新的行業(yè)第一，延續(xù)28nm工藝節(jié)點上一系列業(yè)界創(chuàng)新優(yōu)勢： middot; 賽靈思宣布開始投片半導體行業(yè)首款20nm器件以及投片PLD行業(yè)首款20nm All
關(guān)鍵字： UltraScale ASIC 賽靈思可編程

在系統(tǒng)設(shè)計中的如何選擇半導體器件：ASIC，還是FPGA？

作為一個系統(tǒng)設(shè)計工程師，經(jīng)常會遇到這個問題：是選用ASIC還是FPGA?讓我們來看一看這兩者有什么不同。所謂ASIC，是專用集成電路(Application Specific Integrated Circuit)的簡稱，電子產(chǎn)品中，應用非常廣泛。ASIC的
關(guān)鍵字： FPGA ASIC 系統(tǒng)設(shè)計成本因素

ASIC、ASSP、SoC和FPGA到底有何區(qū)別？

我經(jīng)常收到關(guān)于各類設(shè)備之間的差異的問題，諸如ASIC、ASSP、SoC和FPGA之間的區(qū)別問題。例如是SoC是ASIC嗎?或ASIC是SoC嗎?ASIC和ASSP之間的區(qū)別是什么?以及高端FPGA應該歸類為SoC嗎?這里有幾個難題，至少技術(shù)和術(shù)語隨
關(guān)鍵字： ASIC ASSP SoC FPGA

智原發(fā)表PowerSlash(TM)硅智財于聯(lián)電55奈米超低功耗製程支援物聯(lián)網(wǎng)應用開發(fā)

　　聯(lián)華電子今(12日)與ASIC設(shè)計服務(wù)暨IP研發(fā)銷售廠商智原科技(Faraday Technology Corporation，TWSE：3035)共同發(fā)表智原科技于聯(lián)電55奈米超低功耗製程(55ULP)的PowerSlash™基礎(chǔ)IP方案。智原PowerSlash™與聯(lián)電製程技術(shù)相互結(jié)合設(shè)計，為超低功耗的無線應用需求技術(shù)進行優(yōu)化，滿足無線物聯(lián)網(wǎng)產(chǎn)品的電池長期壽命需求。　　智原科技行銷暨投資副總于德旬表示：「物聯(lián)網(wǎng)應用建構(gòu)過程中，效能往往受制于低功耗技術(shù)。而今透過聯(lián)電55奈
關(guān)鍵字：聯(lián)華電子 ASIC

基于EDA技術(shù)的電子設(shè)計要點

數(shù)字化是電子設(shè)計發(fā)展的必然趨勢，EDA 技術(shù)綜合了計算機技術(shù)、集成電路等在不斷向前發(fā)展，給電子設(shè)計領(lǐng)域帶來了一種全新的理念。本文筆者首先簡
關(guān)鍵字： EDA ASIC

適用于FPGA、GPU和ASIC系統(tǒng)的電源管理

本文通過列舉Altera 公司的 20nm Arria 10 FPGA 和 Arria 10 SoC (片上系統(tǒng)) 開發(fā)電路板的電源管理解決方案，分析了對于FPGA、GPU 或 ASIC 控制的系統(tǒng)中電源管理帶來的挑戰(zhàn)，并指出通過使用 LTPowerCAD 和 LTPowerPlanner 這類工具，可以大大簡化對負載點穩(wěn)壓器以及各部分分析結(jié)果的映射任務(wù)。
關(guān)鍵字：電源管理 FPGA GPU ASIC 201609

共518條 7/35 |‹ « 5 6 7 8 9 10 11 12 13 14 » ›|

asic介紹

ASIC(Application Specific Integrated Circuit)是專用集成電路。目前，在集成電路界ASIC被認為是一種為專門目的而設(shè)計的集成電路。是指應特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計、制造的集成電路。ASIC的特點是面向特定用戶的需求，ASIC在批量生產(chǎn)時與通用集成電路相比具有體積更小、功耗更低、可靠性提高、性能提高、保密性增強、成本降低等優(yōu)點。 ASIC分 [ 查看詳細 ]