熟女俱乐部五十路二区av,又爽又黄禁片视频1000免费,国产卡一卡二卡三无线乱码新区,中文无码一区二区不卡αv,中文在线中文a

首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> asic ip核

asic ip核 文章 最新資訊

ISOFACE提供智能化保護(hù)

  • 摘要：ISOFACE產(chǎn)品家族能以智能化方式解決大多數(shù)工業(yè)自動(dòng)化系統(tǒng)所面臨的共同挑戰(zhàn)，譬如，可編程邏輯控制器(PLC)、驅(qū)動(dòng)器、工業(yè)PC、機(jī)器人系統(tǒng)、分布式控制系統(tǒng)、樓宇控制系統(tǒng)、普通控制設(shè)備和傳感器輸入模組。
  • 關(guān)鍵字： 工業(yè)自動(dòng)化  ISOFACE  ASIC  201206  

基于FPGA的DDS IP核設(shè)計(jì)

  • 摘要：以Altera公司的QuartusⅡ7．2作為開發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計(jì)，并給出基于Signal TapⅡ嵌入式邏輯分析儀的仿真測(cè)試結(jié)果。將設(shè)計(jì)的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟
  • 關(guān)鍵字： FPGA  DDS  IP核    

使用LabVIEW FPGA模塊設(shè)計(jì)IP核

  • 對(duì)于利用LabVIEW FPGA實(shí)現(xiàn)RIO目標(biāo)平臺(tái)上的定制硬件的工程師與開發(fā)人員，他們可以很容易地利用所推薦的組件設(shè)計(jì)構(gòu)建適合其應(yīng)用的、可復(fù)用且可擴(kuò)展的代碼模塊?；谝呀?jīng)驗(yàn)證的設(shè)計(jì)進(jìn)行代碼模塊開發(fā)，將使現(xiàn)有IP在未來應(yīng)
  • 關(guān)鍵字： LabVIEW  FPGA  IP核  模塊設(shè)計(jì)    

Nufront第三代處理器采用Cadence接口IP解決方案

  • 全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司 (NASDAQ: CDNS)，日前宣布Nufront(新岸線)的NS115芯片組采用了Cadence可配置的DDR3/3L/LPDDR2存儲(chǔ)控制器與硬化PHY IP核，應(yīng)用于其雙核ARM Cortex –A9移動(dòng)應(yīng)用處理器。TSMC 40LP工藝， 32位DDR3/LPDDR2接口的數(shù)據(jù)傳輸速率最高可達(dá)800Mbps，并能提供對(duì)超薄筆記本、平板電腦和智能手機(jī)等產(chǎn)品至關(guān)重要的基于數(shù)據(jù)流量的自動(dòng)功耗管理。 Cadence 的DDR3/3L/LPDDR2 IP
  • 關(guān)鍵字： Cadence  DDR2  IP核  

Leon2處理器IP核技術(shù)

  • Leon2是GaislerResearch公司于2003年研制完成的一款32位、符合IEEE-1754(SPARCVS)結(jié)構(gòu)的處理器IP核。它的前 ...
  • 關(guān)鍵字： Leon2  處理器  IP核  

Cosmic Circuits力爭成為主要的半導(dǎo)體IP核提供商

  • 　　Cosmic Circuits，領(lǐng)先的差異化模擬和混合信號(hào)IP核提供商，宣布開發(fā)MIPI D-PHY、MIPI M-PHY、USB2.0、USB3.0、PCI Express和HDMI IPs標(biāo)準(zhǔn)的28納米和20納米IP核。Cosmic Circuits也正在開發(fā)這些標(biāo)準(zhǔn)的控制器解決方案，以便為客戶提供完整的解決方案。 　　Cosmic Circuits提供差異化混合信號(hào)IP核的廣泛組合，提供的產(chǎn)品大致分為兩類：AMS(模擬和混合信號(hào))IP核和連接(接口)IP核。Cosmic Circuits的AM
  • 關(guān)鍵字： 半導(dǎo)體  IP核  

汽車應(yīng)用中的傳感技術(shù)

  • 汽車設(shè)計(jì)師不斷需要能提供比傳統(tǒng)的位置感應(yīng)技術(shù)更高性能和更具靈活性的器件。而且這些器件還要通用，能適...
  • 關(guān)鍵字： 傳感技術(shù)  ASIC  電子器件  

平臺(tái)ASIC架構(gòu)與傳統(tǒng)ASIC設(shè)計(jì)對(duì)比分析

  • 采用先進(jìn)半導(dǎo)體工藝，結(jié)構(gòu)化ASIC平臺(tái)可以提供更多經(jīng)預(yù)定義、預(yù)驗(yàn)證和預(yù)擴(kuò)散的金屬層，并支持各種存儲(chǔ)器接口，能簡化接口設(shè)計(jì)和時(shí)序問題。本文詳細(xì)介紹了結(jié)構(gòu)化ASIC平臺(tái)的這些特點(diǎn)和性能。 最新的ASIC設(shè)計(jì)架構(gòu)能夠大大
  • 關(guān)鍵字： ASIC  架構(gòu)  對(duì)比分析    

淺析ISSP結(jié)構(gòu)化ASIC解決方案

  • 結(jié)構(gòu)化專用集成電路(structured ASIC)對(duì)設(shè)計(jì)工程師而言還是一個(gè)新名詞，然而目前已經(jīng)有多家公司正計(jì)劃涉足這一領(lǐng)域?？焖俟杞鉀Q方案平臺(tái)(ISSP)是一種結(jié)構(gòu)化ASIC解決方案，該技術(shù)適合于高速ASIC設(shè)計(jì)，這是因?yàn)镮SSP可以
  • 關(guān)鍵字： ISSP  ASIC  方案    

ASIC與ARM的“強(qiáng)手聯(lián)合”

  • ASIC與ARM的“強(qiáng)手聯(lián)合”,引言嵌入式世界的范圍和概念極其廣泛，可以從ASIC到MCU，而ASIC是有著巨大的潛力和創(chuàng)新力的一種技術(shù)，盡管它的設(shè)計(jì)非常昂貴，并且所需世界要花費(fèi)數(shù)年，但這依然不影響它的巨大市場(chǎng)潛力。相比而言，單片機(jī)方案就便宜得
  • 關(guān)鍵字： 聯(lián)合  強(qiáng)手  ARM  ASIC  

三模冗余在ASIC設(shè)計(jì)中的實(shí)現(xiàn)方法

  • 摘要：星載計(jì)算機(jī)系統(tǒng)處于空間輻照環(huán)境中，可能會(huì)受到單粒子翻轉(zhuǎn)的影響而出錯(cuò)，三模冗余就是一種對(duì)單粒子翻轉(zhuǎn)有效的容錯(cuò)技術(shù)。通過對(duì)三模冗余加固電路特點(diǎn)的分析，提出了在ASIC設(shè)計(jì)中實(shí)現(xiàn)三模冗余的2種方法。其一是通
  • 關(guān)鍵字： 方法  實(shí)現(xiàn)  設(shè)計(jì)  ASIC  余在  

應(yīng)用于SoC設(shè)計(jì)中IP核的接口技術(shù)

  • 引言隨著半導(dǎo)體技術(shù)的發(fā)展,深亞微米工藝加工技術(shù)允許開發(fā)上百萬門級(jí)的單芯片，已能夠?qū)⑾到y(tǒng)級(jí)設(shè)計(jì)集成...
  • 關(guān)鍵字： SoC設(shè)  IP核  接口技術(shù)  

使用新SRAM工藝實(shí)現(xiàn)嵌入式ASIC和SoC的存儲(chǔ)器設(shè)計(jì)

  • 使用新SRAM工藝實(shí)現(xiàn)嵌入式ASIC和SoC的存儲(chǔ)器設(shè)計(jì),基于傳統(tǒng)六晶體管(6T)存儲(chǔ)單元的靜態(tài)RAM存儲(chǔ)器塊一直是許多嵌入式設(shè)計(jì)中使用ASIC/SoC實(shí)現(xiàn)的開發(fā)人員所采用的利器，因?yàn)檫@種存儲(chǔ)器結(jié)構(gòu)非常適合主流的CMOS工藝流程，不需要增添任何額外的工藝步驟。如圖1a中所示的那樣
  • 關(guān)鍵字： SoC  存儲(chǔ)器  設(shè)計(jì)  ASIC  嵌入式  SRAM  工藝  實(shí)現(xiàn)  使用  

關(guān)于IP核在SoC設(shè)計(jì)中的接口技術(shù)

  • 引言隨著半導(dǎo)體技術(shù)的發(fā)展,深亞微米工藝加工技術(shù)允許開發(fā)上百萬門級(jí)的單芯片，已能夠?qū)⑾到y(tǒng)級(jí)設(shè)計(jì)...
  • 關(guān)鍵字： IP核  SoC  接口技術(shù)  

fpga是什么意思 ASIC是什么意思

  • FPGA入門知識(shí)，什么是FPGA？FPGA是英文Field Programmable Gate Array的縮寫，即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路
  • 關(guān)鍵字： fpga  ASIC  什么意思    
共687條 20/46 |‹ « 18 19 20 21 22 23 24 25 26 27 » ›|

asic ip核介紹

您好，目前還沒有人創(chuàng)建詞條asic ip核!
歡迎您創(chuàng)建該詞條，闡述對(duì)asic ip核的理解，并與今后在此搜索asic ip核的朋友們分享。    創(chuàng)建詞條

asic ip核專欄文章

更多

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473