asic ip核文章進(jìn)入asic ip核技術(shù)社區(qū)

Tensilica授權(quán)富士通音頻、基帶DSP和數(shù)據(jù)處理器IP核

　　Tensilica日前宣布，富士通與Tensilica簽署了一項(xiàng)多年的合作協(xié)議，授權(quán)富士通使用音頻、基帶DSP(數(shù)字信號(hào)處理器)和數(shù)據(jù)處理器(DPU)IP核，Tensilica DPU IP核結(jié)合了高性能DSP和嵌入式控制處理器的功能，在相同的功耗水平下，可以提供超乎普通DSP和嵌入式控制處理器數(shù)十倍的性能。該協(xié)議賦予富士通所有部門(mén)使用Tensilica IP核的權(quán)限?！?/li>
關(guān)鍵字： Tensilica DSP IP核

面向ASIC和FPGA設(shè)計(jì)的多點(diǎn)綜合技術(shù)

面向ASIC和FPGA設(shè)計(jì)的多點(diǎn)綜合技術(shù),隨著設(shè)計(jì)復(fù)雜性增加，傳統(tǒng)的綜合方法面臨越來(lái)越大的挑戰(zhàn)。為此，Synplicity公司開(kāi)發(fā)了同時(shí)適用于FPGA或 ASIC設(shè)計(jì)的多點(diǎn)綜合技術(shù)，它集成了“自上而下”與“自下而上”綜合方法的優(yōu)勢(shì)，能提供高結(jié)
關(guān)鍵字：綜合技術(shù) 設(shè)計(jì) FPGA ASIC 面向

SOC設(shè)計(jì)方法

SOC設(shè)計(jì)方法,本文通過(guò)對(duì)集成電路IC技術(shù)發(fā)展現(xiàn)狀的討論和歷史回顧,特別是通過(guò)對(duì)電子整機(jī)設(shè)計(jì)技術(shù)發(fā)展趨勢(shì)的探討,引入系統(tǒng)芯片（System on Chip,簡(jiǎn)稱(chēng)SOC）的定義,主要特點(diǎn)及其設(shè)計(jì)方法學(xué)等基本概念,并著重探討面向SOC的新一代集成電
關(guān)鍵字： SOC 軟硬件協(xié)同設(shè)計(jì) 超深亞微米高層次綜合 IP核設(shè)計(jì)再利用
引言
人類(lèi)進(jìn)入21世界面臨的一個(gè)重要課題就是如何面對(duì)國(guó)民經(jīng)濟(jì)和社會(huì)發(fā)展信息化的挑戰(zhàn)。以網(wǎng)絡(luò)通信、軟件和微電子為主要標(biāo)志的信息產(chǎn)業(yè)的飛速發(fā)展既為我們提供了一個(gè)前所未有的發(fā)展機(jī)遇也營(yíng)造了一個(gè)難得的市場(chǎng)與產(chǎn)業(yè)環(huán)境。
集成電路作為電子工業(yè)乃至整個(gè)信息產(chǎn)業(yè)的基礎(chǔ)得益于這一難得的機(jī)遇呈現(xiàn)出快速發(fā)展的態(tài)勢(shì)。以軟硬件協(xié)同設(shè)計(jì)（Software/Hardware Co-Design）、具有知識(shí)產(chǎn)權(quán)的內(nèi)核

平臺(tái)ASIC架構(gòu)突破傳統(tǒng)ASIC設(shè)計(jì)局限性

采用先進(jìn)半導(dǎo)體工藝，結(jié)構(gòu)化ASIC平臺(tái)可以提供更多經(jīng)預(yù)定義、預(yù)驗(yàn)證和預(yù)擴(kuò)散的金屬層，并支持各種存儲(chǔ)器接口，能簡(jiǎn)化接口設(shè)計(jì)和時(shí)序問(wèn)題。本文詳細(xì)介紹了結(jié)構(gòu)化ASIC平臺(tái)的這些特點(diǎn)和性能。最新的ASIC設(shè)計(jì)架構(gòu)能夠大大
關(guān)鍵字： ASIC 架構(gòu)

ISSP結(jié)構(gòu)化ASIC解決方案

結(jié)構(gòu)化專(zhuān)用集成電路(structured ASIC)對(duì)設(shè)計(jì)工程師而言還是一個(gè)新名詞，然而目前已經(jīng)有多家公司正計(jì)劃涉足這一領(lǐng)域?？焖俟杞鉀Q方案平臺(tái)(ISSP)是一種結(jié)構(gòu)化ASIC解決方案，該技術(shù)適合于高速ASIC設(shè)計(jì)，這是因?yàn)镮SSP可以
關(guān)鍵字： ISSP ASIC 方案

標(biāo)準(zhǔn)單元ASIC和FPGA的權(quán)衡及結(jié)構(gòu)化ASIC

標(biāo)準(zhǔn)單元ASIC和FPGA的權(quán)衡及結(jié)構(gòu)化ASIC,多種制造FPGA的深亞微米工藝，如Xilinx公司最新Spartan-3系列產(chǎn)品采用的90納米工藝（參考文獻(xiàn)1），使每塊芯片上的門(mén)電路數(shù)量變得越來(lái)越大。如果您的設(shè)計(jì)使用FPGA的嵌入式存儲(chǔ)器陣列和擴(kuò)散式模擬及數(shù)字功能模塊，如DL
關(guān)鍵字： ASIC 結(jié)構(gòu)化權(quán)衡 FPGA 標(biāo)準(zhǔn) 單元

可編程ASIC器件主從式結(jié)構(gòu)開(kāi)發(fā)系統(tǒng)的設(shè)計(jì)

可編程ASIC器件主從式結(jié)構(gòu)開(kāi)發(fā)系統(tǒng)的設(shè)計(jì),1 引言當(dāng)前在EDA領(lǐng)域，只要具備臺(tái)式或筆記本電腦并裝有工具軟件，就可以方便地對(duì)可編程ASIC（CPLD/FPGA）進(jìn)行設(shè)計(jì)開(kāi)發(fā)，在系統(tǒng)可編程（ISP）器件為我們提供了這種便利條件。ISP方式雖然可以用一根下載電纜代替了編程
關(guān)鍵字：開(kāi)發(fā) 系統(tǒng) 設(shè)計(jì) 結(jié)構(gòu) 主從 ASIC 器件可編程

和芯微電子堅(jiān)持高效、專(zhuān)注和精細(xì)

　　作為IP核研發(fā)企業(yè)，和芯微電子也越來(lái)越關(guān)注企業(yè)在戰(zhàn)略性新興產(chǎn)業(yè)中的發(fā)展，例如，我們會(huì)關(guān)注物聯(lián)網(wǎng)與移動(dòng)互聯(lián)對(duì)于接口的廣泛需求，并強(qiáng)化USB3.0IP核和SATA高速串行接口的研發(fā)工作，這兩方面在未來(lái)會(huì)有較多的需求。另外，觸摸屏也是我們比較關(guān)注的領(lǐng)域。這些領(lǐng)域?qū)τ趥鬏斔俾?、功耗、穩(wěn)定性方面有著各自的差異化需求，我們也力爭(zhēng)在這幾個(gè)指標(biāo)上做到最好。　　
關(guān)鍵字：和芯微電子 IP核

唐芯微電子又推新ASIC 驗(yàn)證平臺(tái)

　　IP(唐芯微電子)正式推出 Altera Stratix IV 530 820 ASIC 原型驗(yàn)證平臺(tái)(MB3100-A5/8)以來(lái)，從性能、價(jià)格、穩(wěn)定性來(lái)說(shuō)得到了廣大用戶(hù)的好評(píng)，確實(shí)讓用戶(hù)對(duì)后來(lái)者唐芯微電子研發(fā)團(tuán)隊(duì)刮目相看，有了MB3100產(chǎn)品做為市場(chǎng)鋪墊，近期唐芯微在此基礎(chǔ)上又推出了D-MB3100A堆疊型號(hào)產(chǎn)品，這型號(hào)采用兩個(gè)Stratix IV FPGA高達(dá)820*2=1640萬(wàn)的等效ASIC門(mén)的邏輯資源、2個(gè)DD3 SO-DIMM 速率高達(dá)1066Mbps、共享I/O連線為480Pin ,4
關(guān)鍵字：唐芯微電子 ASIC

中芯國(guó)際和燦芯半導(dǎo)體攜手合作提供集成電路整合性生產(chǎn)服務(wù)

　　中國(guó)半導(dǎo)體界第一大龍頭中芯國(guó)際集成電路制造有限公司(以下簡(jiǎn)稱(chēng)中芯國(guó)際)日前宣布即將投資燦芯半導(dǎo)體，一家上海 ASIC 設(shè)計(jì)以及 Turnkey 服務(wù)公司。該協(xié)議允許燦芯為客戶(hù)提供基于中芯國(guó)際領(lǐng)先的代工制造和 IP 技術(shù)的完整的設(shè)計(jì)以及制造方案。具體的增值服務(wù)包括：特定應(yīng)用架構(gòu)和 RTL 設(shè)計(jì)，領(lǐng)先的物理設(shè)計(jì)，以及包括測(cè)試和包裝等完整的產(chǎn)品化服務(wù)。
關(guān)鍵字：中芯國(guó)際 ASIC

IP核是我國(guó)IC產(chǎn)業(yè)發(fā)展的重中之重

　　IP(Intellectual Property)核是指集成電路設(shè)計(jì)中預(yù)先設(shè)計(jì)、驗(yàn)證好的功能模塊，由于性能高、功耗低、技術(shù)密集度高、知識(shí)產(chǎn)權(quán)集中、商業(yè)價(jià)值昂貴，是集成電路設(shè)計(jì)產(chǎn)業(yè)的最關(guān)鍵產(chǎn)業(yè)要素和競(jìng)爭(zhēng)力體現(xiàn)。隨著超大規(guī)模集成電路設(shè)計(jì)、制造技術(shù)的發(fā)展，集成電路(IC)設(shè)計(jì)步入SoC(片上系統(tǒng)/單芯片，SySTem ON Chip)時(shí)代，設(shè)計(jì)變得日益復(fù)雜，為了加快產(chǎn)品上市時(shí)間，以IP核復(fù)用、軟硬件協(xié)同設(shè)計(jì)和超深亞微米/納米級(jí)設(shè)計(jì)為技術(shù)支撐的SoC已成為當(dāng)今超大規(guī)模集成電路的主流。
關(guān)鍵字： IC IP核

一種基于FPGA的三軸伺服控制器的設(shè)計(jì)優(yōu)化

目前伺服控制器的設(shè)計(jì)多以DSP或MCU為控制核心，但DSP的靈活性不如FPGA，且在某些環(huán)境比較惡劣的條件如高溫...
關(guān)鍵字： FPGA 三軸伺服控制器 ASIC DSP MCU

消費(fèi)半導(dǎo)體市場(chǎng)分散

　　消費(fèi)電子設(shè)備市場(chǎng)繼續(xù)復(fù)蘇，預(yù)計(jì)今年銷(xiāo)售額將達(dá)到2590億美元，而2009年銷(xiāo)售額減少了3%以上，幾乎收復(fù)了上一年的全部失地。而且未來(lái)幾年將保持這種增長(zhǎng)勢(shì)頭，2011年增長(zhǎng)6.7%，2012年增長(zhǎng)7%。預(yù)計(jì)2013年擴(kuò)張速度將放緩到1.2%，然后該市場(chǎng)在2014年預(yù)計(jì)萎縮0.6%。
關(guān)鍵字：半導(dǎo)體 ASIC

安森美半導(dǎo)體將在2010慕尼黑電子展重點(diǎn)展示高能效方案

　　應(yīng)用于高能效電子產(chǎn)品的首要高性能硅方案供應(yīng)商安森美半導(dǎo)體(ON Semiconductor，美國(guó)納斯達(dá)克上市代號(hào)：ONNN)將于11月9日至12日在本年度的德國(guó)慕尼黑電子展(Electronica)上展示最新的產(chǎn)品創(chuàng)新成果，這些創(chuàng)新產(chǎn)品的設(shè)計(jì)用于配合客戶(hù)針對(duì)汽車(chē)、便攜、工業(yè)和照明應(yīng)用的下一代高能效方案。　　Electronica：A5館225號(hào)展臺(tái) 　　在汽車(chē)領(lǐng)域，安森美半導(dǎo)體將展示用于汽車(chē)LED照明(前照燈、尾燈和內(nèi)部照明)、燃油效率和感測(cè)(汽油、柴油、混合動(dòng)力及電動(dòng)汽車(chē))、信息娛樂(lè)系統(tǒng)供電和
關(guān)鍵字：安森美 ASIC

iSuppli:二三線消費(fèi)電子芯片廠商可能被淘汰出局

　　據(jù)iSuppli公司，消費(fèi)電子市場(chǎng)擺脫了經(jīng)濟(jì)衰退期間的下滑局面，繼續(xù)擁有巨大的成長(zhǎng)潛力，但在這個(gè)分散領(lǐng)域打拼的半導(dǎo)體廠商將遇到新的盈利性挑戰(zhàn)。　　
關(guān)鍵字：芯片 ASIC