高速串口數(shù)據(jù)通信在現(xiàn)代通信系統(tǒng)和控制系統(tǒng)中應用日益廣泛，較之傳統(tǒng)的基于RS232傳輸標準，具有更高的可靠性，更強的兼容性，更快的傳輸速率。由于不同的串口數(shù)據(jù)通信采用的方式各不相同，有異步模式、同步模式，而且數(shù)據(jù)傳輸格式也各不相同，有的采用傳統(tǒng)SCI傳輸格式，有的采用自定義數(shù)據(jù)格式，有的采用幀長度固定方式，有的采用幀長度可變方式等，而且每一幀的數(shù)據(jù)長度可以從10bit到幾千bit，所以高速串口的設計要求不同其實現(xiàn)方案也不同。本文重點介紹基于SOPC(可編程系統(tǒng)芯片)的高速異步串口通信系統(tǒng)的設計方法。

　　目前的嵌入式處理器種類繁多。Altera 公司的Nios II處理器是用于可編程邏輯器件的可配置的軟核處理器,與Altera 的FPGA 組合,具有很高的性價比。

　　總體設計及系統(tǒng)架構

　　高速串口數(shù)據(jù)通信系統(tǒng)采用雙線平衡驅(qū)動，半雙工同步傳輸或單向廣播同步傳輸，線路傳輸速率為5Mbits/s，總線連接關系如圖1所示。



　　系統(tǒng)中主機模塊能調(diào)度總線上的數(shù)據(jù)幀收發(fā)，保持數(shù)據(jù)通信的實時性，數(shù)據(jù)傳輸時由主機模塊發(fā)送數(shù)據(jù)幀。數(shù)據(jù)幀若為半雙工同步傳輸幀，則數(shù)據(jù)幀只對其中一個外圍模塊有效，同時當外圍模塊收到數(shù)據(jù)后，應發(fā)送相應的應答信號；數(shù)據(jù)幀若為單向廣播同步傳輸幀，則數(shù)據(jù)發(fā)向所有外圍模塊，而不需要任何應答信號。

　　系統(tǒng)以固定的數(shù)據(jù)幀格式傳送數(shù)據(jù)，不同于傳統(tǒng)的SCI格式，幀長為7字節(jié)(共56bits)，由2字節(jié)引導序列、1字節(jié)地址，3字節(jié)數(shù)據(jù)、1字節(jié)幀結束序列組成。幀的發(fā)送順序：字節(jié)內(nèi)低位先發(fā)，多字節(jié)內(nèi)低字節(jié)先發(fā)。