第一部分 靜態(tài)非理想特性

幾乎所有的書籍資料，在講解MOSFET的時候，都喜歡先從微觀結(jié)構(gòu)去分析MOSFET基于半導(dǎo)體特性的各種結(jié)構(gòu)，然后闡述這些結(jié)構(gòu)導(dǎo)致其參數(shù)的成因。但是這種方式對于物理基礎(chǔ)較弱的應(yīng)用型硬件工程師是非常不友好的，導(dǎo)致大家看了大量的表述沒有理解，沒有汲取到營養(yǎng)。各種三維、二維的圖形，各式各樣，也不統(tǒng)一。

本章節(jié)，我們從應(yīng)用的角度，來看我們選擇一個開關(guān)的器件，當(dāng)選擇了一個MOSFET之后，他并不是一個完全理想的開關(guān)器件。通過其不理想的地方，理解他的一些關(guān)鍵參數(shù)。后續(xù)的內(nèi)容，我們再通過微觀結(jié)構(gòu)去理解一下導(dǎo)致這些參數(shù)的原因。先知道是什么樣的，再理解為什么會導(dǎo)致這個樣，更易于幫助大家理解。

前文，我們已經(jīng)提到我們在開關(guān)電源中選擇增強(qiáng)型N-MOSFET，我們希望他是一個理想的開關(guān)。要么完全打開（打開時，電阻值為∞），要么完全閉合（閉合時，電阻值為0），而且打開和關(guān)閉的過程是瞬間完成的，不需要開關(guān)過程的時間。

首先在完全“開”和完全“關(guān)”的狀態(tài)，MOSFET就是不理想的，這里涉及他的兩個參數(shù)。

1、IDSS：零柵壓漏極電流

IDSS是指在當(dāng)柵源電壓為零時，在特定的漏源電壓下的漏源之間泄漏電流。即，剛剛我們描述的在MOSFET在完全“打開”的狀態(tài)，柵極（G極）和源極的壓差為0的時候，此時有漏電流通過MOSFET。也就是說MOSFET在截止的時候，沒那么理想，會“漏電”。

既然泄漏電流隨著溫度的增加而增大，IDSS在室溫和高溫下都有規(guī)定。漏電流造成的功耗可以用IDSS乘以漏源之間的電壓計算，通常這部分功耗可以忽略不計。特別是對于大功率開關(guān)電源，這點功耗在總功耗中的比例非常小。

2、RDS(on)：導(dǎo)通電阻

RDS(on)(Static
Drain-to-SourceOn-Resistance,靜態(tài)通態(tài)電阻)是MOSFET充分導(dǎo)通時漏-源極之間的等效電阻。即，我們剛剛說的在開關(guān)完全閉合時，電阻不為0,有一個小電阻就是這個RDS(on)。在非飽和狀態(tài)DS之間的電壓是隨著柵極偏置電壓VGS的提高而降低的到飽和導(dǎo)通狀態(tài)時達(dá)到最低值。在飽和導(dǎo)通狀態(tài),如果忽略溫度的變化RDS(on)幾乎不受漏極電流的影響。換言之，一定溫度條件下,飽和導(dǎo)通的MOSFET的RDS(on)幾乎是一個定值。

根據(jù)歐姆定律不難明白，RDS(on)是MOSFET導(dǎo)通功耗的決定性因素。低電壓規(guī)格的MOSFET的RDS(on)很低,這就意味著在開關(guān)狀態(tài)下，低電壓規(guī)格的MOSFET的自身功耗很低,這是MOSFET近年來發(fā)展迅速的主要原因之一。

它是一個非常重要的參數(shù)，決定了MOSFET導(dǎo)通時的消耗功率。此參數(shù)一般會隨結(jié)溫度的上升而有所增大。故應(yīng)以此參數(shù)在高工作結(jié)溫條件下（最惡劣條件下）的值作為損耗及壓降計算。

在MOSFET的制造工藝中，為了獲得更低的RDS(on)，會犧牲其他的性能，例如：DS之間的擊穿電壓VDDS。

RDS(on)越小的器件,制作的開關(guān)電源效率越高。但耐壓高的MOSFET，RDS(on)也大，所以限制了 低RDS(on)的MOSFET在高電壓開關(guān)電源中的應(yīng)用。另外,漏極電流Id增加, RDS(on)也略有增加; 柵壓Vgs升高, RDS(on)有所降低。一般所有型號的MOSFET在說明書的顯著位置給出的Rps(on)值均是指特定的測試條件下的值。器件資料中標(biāo)定的在特定RDS(on),是特定條件下測試的結(jié)果，一般VGS（一般為10V）、結(jié)溫及漏極電流的條件下，MOSFET導(dǎo)通時漏源間的最大阻抗。

3、VGS(th)或VGS(off)：閾值電壓

如果我們把MOSFET看成是一個開關(guān)，則控制這個開關(guān)的打開或者關(guān)閉，也是需要一定的條件的。并不是一點能量都不需要就可以對MOSFET進(jìn)行控制。這個控制的條件就是VGS(th)或VGS(off)：閾值電壓。

VGS(th)是指加的柵源電壓能使漏極開始有電流，或關(guān)斷MOSFET時電流消失時的電壓。當(dāng)外加控制柵極-源極之間的電壓差Vgs超過某一電壓值，使得這個開關(guān)開始打開的時候時，該值表示為Vgs(th)。對于器件廠家給出這個參數(shù)的時候，通常將漏極上的負(fù)載短接件下漏極電流 Id等于1mA時的柵極電壓定義為閾值電壓。

一般來講,短溝道MOSFET的漏極和源極空間電荷區(qū)對閾值電壓的影響較大，即隨著電壓增加,空間電荷區(qū)伸展,有效溝道長度縮短,閾值電壓會降低。因為工藝過程可影響Vgs(th),故Vgs(th)是可以通過改動工藝而調(diào)整的。當(dāng)環(huán)境噪聲較低時,可以選用閾值電壓較低的管子,以降低所需的輸入驅(qū)動信號電壓。當(dāng)環(huán)境噪聲較高時,可以選用閾值電壓較高的開關(guān)管,以提高抗干擾能力。閾值電壓一般為1.5~5V。

結(jié)溫對閾值電壓有影響，大約結(jié)溫每升高45℃，閾值電壓下降10%，溫度系數(shù)為

正常情況下，所有的MOS柵極器件的閾值電壓都會有所不同。因此，VGS(th)的變化范圍是規(guī)定好的。VGS(th)是負(fù)溫度系，當(dāng)溫度上升時，MOSFET將會在比較低的柵源電壓下開啟。

早期低Vgs（th）的MOSFET幾乎沒有，所以一般我們需要用單片機(jī)控制電源通斷的電路都需要先通過一個三極管轉(zhuǎn)成高壓控制信號再控制MOSFET。但是隨著低Vgs（th）的MOSFET的普及，可以直接對MOSFET進(jìn)行控制。

4、結(jié)電容

因為是半導(dǎo)體，就有PN結(jié)，有PN結(jié)，就有結(jié)電容。當(dāng)然根據(jù)我們剛剛的方法，先不管微觀模型。我們先從宏觀上看一下結(jié)電容等效到MOSFET三個電極之間的等效電容。

盡管結(jié)電容的容量非常小,對電路穩(wěn)定性的影響卻是不容忽視的，處理不當(dāng)往往會引起高頻自激振蕩。更為不利的是,柵控器件的驅(qū)動本來只需要一個控制電壓而不需要控制功率,但是工作頻率比較高的時候,結(jié)電容的存在會消耗可觀的驅(qū)動功率，頻率越高,消耗的功率越大。

這也就是我們通常認(rèn)為，MOSFET的GS兩極之間是一個高阻值的電阻，但是在設(shè)計開關(guān)電源的時候，我們通常需要加粗Gate極的PCB走線。保障在開關(guān)的過程中，驅(qū)動MOSFET的瞬間電流比較大，有足夠的通流能力。這正是因為極間等效電容的存在。

當(dāng)然這個過程不簡簡單單是對電容進(jìn)行充電，還存在更復(fù)雜的過程。

5、VGS(th)，VGS(off)：閾值電壓

VGS(th)是指加的柵源電壓能使漏極開始有電流，或關(guān)斷MOSFET時電流消失時的電壓，測試的條件（漏極電流，漏源電壓，結(jié)溫）也是有規(guī)格的。正常情況下，所有的MOS柵極器件的閾值電壓都會有所不同。因此，VGS(th)的變化范圍是規(guī)定好的。VGS(th)是負(fù)溫度系數(shù)，當(dāng)溫度上升時，MOSFET將會在比較低的柵源電壓下開啟。

6、IGSS ―柵源漏電流

IGSS是指在特定的柵源電壓情況下流過柵極的漏電流。

第二部分 動態(tài)電特性

Ciss ：輸入電容

將漏源短接，用交流信號測得的柵極和源極之間的電容就是輸入電容。Ciss是由柵漏電容Cgd和柵源電容Cgs并聯(lián)而成，或者Ciss = Cgs +Cgd。當(dāng)輸入電容充電致閾值電壓時器件才能開啟，放電致一定值時器件才可以關(guān)斷。因此驅(qū)動電路和Ciss對器件的開啟和關(guān)斷延時有著直接的影響。

Coss ：輸出電容

將柵源短接，用交流信號測得的漏極和源極之間的電容就是輸出電容。Coss是由漏源電容Cds和柵漏電容Cgd并聯(lián)而成，或者Coss = Cds +Cgd對于軟開關(guān)的應(yīng)用，Coss非常重要，因為它可能引起電路的諧振

Crss ：反向傳輸電容

在源極接地的情況下，測得的漏極和柵極之間的電容為反向傳輸電容。反向傳輸電容等同于柵漏電容。Cres =Cgd，反向傳輸電容也常叫做米勒電容，對于開關(guān)的上升和下降時間來說是其中一個重要的參數(shù)，他還影響這關(guān)斷延時時間。電容隨著漏源電壓的增加而減小，尤其是輸出電容和反向傳輸電容。

Qgs, Qgd, 和 Qg ：柵電荷

柵電荷值反應(yīng)存儲在端子間電容上的電荷，既然開關(guān)的瞬間，電容上的電荷隨電壓的變化而變化，所以設(shè)計柵驅(qū)動電路時經(jīng)常要考慮柵電荷的影響。

Qgs從0電荷開始到第一個拐點處，Qgd是從第一個拐點到第二個拐點之間部分（也叫做“米勒”電荷），Qg是從0點到VGS等于一個特定的驅(qū)動電壓的部分。

漏電流和漏源電壓的變化對柵電荷值影響比較小，而且柵電荷不隨溫度的變化。測試條件是規(guī)定好的。柵電荷的曲線圖體現(xiàn)在數(shù)據(jù)表中，包括固定漏電流和變化漏源電壓情況下所對應(yīng)的柵電荷變化曲線。在圖中平臺電壓VGS(pl)隨著電流的增大增加的比較?。S著電流的降低也會降低）。平臺電壓也正比于閾值電壓，所以不同的閾值電壓將會產(chǎn)生不同的平臺電壓。

下面這個圖更加詳細(xì)，應(yīng)用一下：

導(dǎo)通延時時間 (Turn-On Delay Time - td(on))

td(on) ：導(dǎo)通延時時間

導(dǎo)通延時時間是從當(dāng)柵源電壓上升到10%柵驅(qū)動電壓時到漏電流升到規(guī)定電流的10%時所經(jīng)歷的時間。

• 柵極電容充電 (C_iss)： MOSFET的柵極與源極之間存在固有的寄生電容 (C_GS)，柵極與漏極之間也存在寄生電容 (C_GD)。初始充電階段，驅(qū)動電路需要向C_GS和C_GD(此時V_DS高，C_GD較小) 注入電荷，以提升V_GS。

• 擴(kuò)寫定義： 當(dāng) MOSFET 的柵極驅(qū)動電壓(V_DR) 開始上升，td(on)指的是從柵源電壓(V_GS) 上升到其最終驅(qū)動電壓 (V_DR) 的10% 那一刻開始計時，到漏極電流 (I_D)上升到其負(fù)載規(guī)定電流 (I_LOAD) 的10% 那一刻結(jié)束所經(jīng)歷的時間。它本質(zhì)上是柵極電壓開始有效建立后，到溝道開始形成并允許顯著電流流動之前的初始延遲 。

• 物理原理與產(chǎn)生原因：

• 達(dá)到閾值電壓 (V_th)：核心延遲發(fā)生在 V_GS從 0V 上升到器件的 閾值電壓(V_th) 期間。只有當(dāng)V_GS > V_th時，柵極下方的半導(dǎo)體表面才會開始形成反型層 （導(dǎo)電溝道的雛形）。在此之前，溝道尚未形成，I_D幾乎為 0 (僅有極小的泄漏電流)。驅(qū)動電流 (I_G) 的大小和C_iss(C_GS+ C_GD) 的容量共同決定了這個充電速度。 *主要影響因素： 驅(qū)動電路的輸出電流能力 (I_G)、柵極回路總電阻 (R_G)、柵源電容 (C_GS)、柵漏電容 (C_GD- 在V_DS高時較小)、器件的閾值電壓 (V_th)。

關(guān)斷延時時間 (Turn-Off Delay Time- td(off))

td(off) ：關(guān)斷延時時間

關(guān)斷延時時間是從當(dāng)柵源電壓下降到90%柵驅(qū)動電壓時到漏電流降至規(guī)定電流的90%時所經(jīng)歷的時間。這顯示電流傳輸?shù)截?fù)載之前所經(jīng)歷的延遲。

• 定義： 當(dāng) MOSFET 的柵極驅(qū)動電壓 (V_DR) 開始下降，td(off)指的是從柵源電壓 (V_GS) 下降到其初始驅(qū)動電壓 (V_DR) 的90% 那一刻開始計時，到漏極電流 (I_D) 下降到其負(fù)載規(guī)定電流 (I_LOAD) 的90% 那一刻結(jié)束所經(jīng)歷的時間。這反映了柵極控制信號開始撤除后，到溝道導(dǎo)電能力開始顯著減弱之前的初始保持時間 ，是負(fù)載電流傳輸路徑開始斷開 的延遲。

• 物理原理與產(chǎn)生原因：

•  **柵極電容放電 (C_iss)：**驅(qū)動電路開始吸收柵極電容 ( C_GS和C_GD) 上存儲的電荷，使V_GS下降。

• 脫離強(qiáng)反型區(qū) (Overdrive)： V_GS從初始的過驅(qū)動狀態(tài) (V_GS(on) >> V_th) 下降到V_th以下需要時間。只要V_GS仍顯著高于V_th，溝道就保持強(qiáng)導(dǎo)通狀態(tài)，I_D基本維持I_LOAD（由負(fù)載和電源電壓決定）。td(off)主要消耗在V_GS從V_GS(on)下降到V_th附近的過程中。此時V_DS仍然很低（MOSFET 導(dǎo)通時飽和壓降），C_GD相對較大，也參與放電。

• 主要影響因素： 驅(qū)動電路的灌電流能力(I_G)、柵極回路總電阻 (R_G)、柵源電容 (C_GS)、柵漏電容 (C_GD- 在V_DS低時較大)、器件的閾值電壓 (V_th)。

上升時間 (Rise Time - tr)*定義：

tr ：上升時間

上升時間是漏極電流從10%上升到90%所經(jīng)歷的時間。

tr指的是在導(dǎo)通過程中，漏極電流 (I_D) 從其負(fù)載規(guī)定電流 (I_LOAD)的10% 上升到90% 所經(jīng)歷的時間。它衡量了 MOSFET 一旦開始導(dǎo)通，電流從微小值迅速增大到接近滿載值的能力和速度 ，反映了溝道導(dǎo)電能力快速增強(qiáng) 的過程。

• 物理原理與產(chǎn)生原因：* **米勒平臺效應(yīng) (Miller Plateau)：**這是tr發(fā)生的關(guān)鍵階段。隨著I_D開始增加，V_DS必須開始下降（因為負(fù)載電流守恒）。V_DS的劇烈變化會通過 柵漏電容 (C_GD-或稱米勒電容C_rss) 產(chǎn)生強(qiáng)大的位移電流 。這個電流I_G(CGD) = C_GD * dV_DS/dt會被驅(qū)動電路“吸收”。

• 柵極電壓“停滯”： 在tr期間，驅(qū)動電路提供的很大一部分電流I_G并沒有用來繼續(xù)升高V_GS以增強(qiáng)溝道（這需要給C_GS充電），而是被用來抵消C_GD放電產(chǎn)生的位移電流（因為V_DS在下降）。這就導(dǎo)致了V_GS在一段時間內(nèi)幾乎保持恒定 ，形成一個電壓平臺，即米勒平臺 (Miller Plateau) 。平臺電壓通常在V_GS略高于V_th的某個值。

• 溝道快速增強(qiáng)： 在米勒平臺期間，雖然V_GS不變，但V_DS持續(xù)快速下降。當(dāng)V_DS下降到接近器件導(dǎo)通電阻 (R_DS(on)) 決定的飽和壓降 (I_D * R_DS(on)) 時，d(V_DS)/dt減慢，C_GD的位移電流需求減少，驅(qū)動電流重新主導(dǎo)給C_GS充電，V_GS繼續(xù)上升（如果驅(qū)動電壓允許），溝道進(jìn)一步增強(qiáng)，I_D達(dá)到I_LOAD。

• tr的本質(zhì)：tr主要就是米勒平臺持續(xù)的時間。它由驅(qū)動電流I_G、米勒電容C_GD的大?。ù藭r的C_GD值很重要，通常用測試條件V_DS下的C_rss或C_GD表示）、以及需要下降的漏源電壓差 (ΔV_DS) 共同決定。公式近似為tr ≈ (C_GD * ΔV_DS) / I_G。

• 主要影響因素： 驅(qū)動電流能力 (I_G)、柵漏電容/米勒電容 (C_GD,C_rss)、漏源電壓變化量 (V_DS(off)->V_DS(on))、柵極電阻 (R_G)。

下降時間 (Fall Time - tf)

tf ：下降時間

下降時間是漏極電流從90%下降到10%所經(jīng)歷的時間

• 定義： tf指的是在關(guān)斷過程中，漏極電流 (I_ D) 從其負(fù)載規(guī)定電流 (I_LOAD) 的90% 下降到10% 所經(jīng)歷的時間。它衡量了 MOSFET 一旦開始關(guān)斷，電流從接近滿載值迅速減小到接近零的能力和速度 ，反映了溝道導(dǎo)電能力快速減弱 的過程。

• 物理原理與產(chǎn)生原因：

• 反向米勒效應(yīng)： 關(guān)斷時也存在米勒效應(yīng)，但方向相反。隨著溝道開始夾斷，I_D開始減小，V_DS必須從導(dǎo)通壓降開始上升。V_DS的上升 (dV_DS/dt > 0) 會通過C_GD產(chǎn)生位移電流I_G(CGD) = C_GD * dV_DS/dt，流入 柵極。

• **柵極電壓“抬升”或“減緩下降”：**這個流入柵極的位移電流會**對抗**驅(qū)動電路試圖拉低 `V_GS` 的努力。它會使 `V_GS` 的下降速度變慢，或者在特定階段看起來“停滯”甚至略有抬升（這取決于驅(qū)動電路類型），形成一個不那么平坦的“關(guān)斷米勒平臺”。 * **溝道快速夾斷：** 在 `tf` 期間，驅(qū)動電流`I_G` 和 `C_GD` 位移電流共同作用。驅(qū)動電流繼續(xù)抽走 `C_GS` 和 `C_GD` 的電荷（降低`V_GS`），而 `C_GD` 位移電流則部分抵消這個效果。最終 `V_GS` 持續(xù)下降（盡管速度變慢），溝道迅速關(guān)閉，`I_D` 快速減小。

• tf的本質(zhì)：tf主要是克服反向米勒效應(yīng)、將V_GS從米勒平臺電壓（或附近）拉低到使溝道接近完全關(guān)閉所需的時間。它受驅(qū)動電流I_G(拉電流能力)、米勒電容C_GD、以及需要上升的漏源電壓差 (ΔV_DS) 影響。公式近似為tf ≈ (C_GD * ΔV_DS) / I_G。注意C_GD在關(guān)斷初期 (V_DS低) 較大。

• 主要影響因素： 驅(qū)動電路的灌電流能力 (I_G)、柵漏電容/米勒電容 (C_GD,C_rss)、漏源電壓變化量 (V_DS(on)->V_DS(off))、柵極電阻 (R_G)。

第三部分 最大額定參數(shù)

最大額定參數(shù)，所有數(shù)值取得條件(Ta=25℃)

VDSS 最大漏-源電壓

在柵源短接，漏-源額定電壓(VDSS)是指漏-源未發(fā)生雪崩擊穿前所能施加的最大電壓。根據(jù)溫度的不同，實際雪崩擊穿電壓可能低于額定VDSS。關(guān)于V(BR)DSS的詳細(xì)描述請參見靜電學(xué)特性.

VGS 最大柵源電壓

VGS額定電壓是柵源兩極間可以施加的最大電壓。設(shè)定該額定電壓的主要目的是防止電壓過高導(dǎo)致的柵氧化層損傷。實際柵氧化層可承受的電壓遠(yuǎn)高于額定電壓，但是會隨制造工藝的不同而改變，因此保持VGS在額定電壓以內(nèi)可以保證應(yīng)用的可靠性。

ID - 連續(xù)漏電流

ID定義為芯片在最大額定結(jié)溫TJ(max)下，管表面溫度在25℃或者更高溫度下，可允許的最大連續(xù)直流電流。該參數(shù)為結(jié)與管殼之間額定熱阻RθJC和管殼溫度的函數(shù)：

ID中并不包含開關(guān)損耗，并且實際使用時保持管表面溫度在25℃（Tcase）也很難。因此，硬開關(guān)應(yīng)用中實際開關(guān)電流通常小于ID 額定值@ TC = 25℃的一半，通常在1/3～1/4。補(bǔ)充，如果采用熱阻JA的話可以估算出特定溫度下的ID，這個值更有現(xiàn)實意義。

IDM -脈沖漏極電流

該參數(shù)反映了器件可以處理的脈沖電流的高低，脈沖電流要遠(yuǎn)高于連續(xù)的直流電流。定義IDM的目的在于：線的歐姆區(qū)。對于一定的柵-源電壓，MOSFET導(dǎo)通后，存在最大的漏極電流。如圖所示，對于給定的一個柵-源電壓，如果工作點位于線性區(qū)域內(nèi)，漏極電流的增大會提高漏-源電壓，由此增大導(dǎo)通損耗。長時間工作在大功率之下，將導(dǎo)致器件失效。因此，在典型柵極驅(qū)動電壓下，需要將額定IDM設(shè)定在區(qū)域之下。區(qū)域的分界點在Vgs和曲線相交點。

因此需要設(shè)定電流密度上限，防止芯片溫度過高而燒毀。這本質(zhì)上是為了防止過高電流流經(jīng)封裝引線，因為在某些情況下，整個芯片上最“薄弱的連接”不是芯片，而是封裝引線。

考慮到熱效應(yīng)對于IDM的限制，溫度的升高依賴于脈沖寬度，脈沖間的時間間隔，散熱狀況，RDS(on)以及脈沖電流的波形和幅度。單純滿足脈沖電流不超出IDM上限并不能保證結(jié)溫不超過最大允許值?？梢詤⒖紵嵝阅芘c機(jī)械性能中關(guān)于瞬時熱阻的討論，來估計脈沖電流下結(jié)溫的情況。

PD -容許溝道總功耗

容許溝道總功耗標(biāo)定了器件可以消散的最大功耗，可以表示為最大結(jié)溫和管殼溫度為25℃時熱阻的函數(shù)。

TJ, TSTG-工作溫度和存儲環(huán)境溫度的范圍

這兩個參數(shù)標(biāo)定了器件工作和存儲環(huán)境所允許的結(jié)溫區(qū)間。設(shè)定這樣的溫度范圍是為了滿足器件最短工作壽命的要求。如果確保器件工作在這個溫度區(qū)間內(nèi)，將極大地延長其工作壽命。

EAS-單脈沖雪崩擊穿能量

如果電壓過沖值(通常由于漏電流和雜散電感造成)未超過擊穿電壓，則器件不會發(fā)生雪崩擊穿，因此也就不需要消散雪崩擊穿的能力。雪崩擊穿能量標(biāo)定了器件可以容忍的瞬時過沖電壓的安全值，其依賴于雪崩擊穿需要消散的能量。

定義額定雪崩擊穿能量的器件通常也會定義額定EAS。額定雪崩擊穿能量與額定UIS具有相似的意義。EAS標(biāo)定了器件可以安全吸收反向雪崩擊穿能量的高低。

L是電感值，iD為電感上流過的電流峰值，其會突然轉(zhuǎn)換為測量器件的漏極電流。電感上產(chǎn)生的電壓超過MOSFET擊穿電壓后，將導(dǎo)致雪崩擊穿。雪崩擊穿發(fā)生時，即使 MOSFET處于關(guān)斷狀態(tài)，電感上的電流同樣會流過MOSFET器件。電感上所儲存的能量與雜散電感上存儲，由MOSFET消散的能量類似。

MOSFET并聯(lián)后，不同器件之間的擊穿電壓很難完全相同。通常情況是：某個器件率先發(fā)生雪崩擊穿，隨后所有的雪崩擊穿電流(能量)都從該器件流過。

EAR -重復(fù)雪崩能量

重復(fù)雪崩能量已經(jīng)成為“工業(yè)標(biāo)準(zhǔn)”，但是在沒有設(shè)定頻率，其它損耗以及冷卻量的情況下，該參數(shù)沒有任何意義。散熱(冷卻)狀況經(jīng)常制約著重復(fù)雪崩能量。對于雪崩擊穿所產(chǎn)生的能量高低也很難預(yù)測。

額定EAR的真實意義在于標(biāo)定了器件所能承受的反復(fù)雪崩擊穿能量。該定義的前提條件是：不對頻率做任何限制，從而器件不會過熱，這對于任何可能發(fā)生雪崩擊穿的器件都是現(xiàn)實的。在驗證器件設(shè)計的過程中，最好可以測量處于工作狀態(tài)的器件或者熱沉的溫度，來觀察MOSFET器件是否存在過熱情況，特別是對于可能發(fā)生雪崩擊穿的器件。

IAR - 雪崩擊穿電流

對于某些器件，雪崩擊穿過程中芯片上電流集邊的傾向要求對雪崩電流IAR進(jìn)行限制。這樣，雪崩電流變成雪崩擊穿能量規(guī)格的“精細(xì)闡述”；其揭示了器件真正的能力。

V(BR)DSS：漏-源擊穿電壓(破壞電壓)

V(BR)DSS（有時候叫做VBDSS）是指在特定的溫度和柵源短接情況下，流過漏極電流達(dá)到一個特定值時的漏源電壓。這種情況下的漏源電壓為雪崩擊穿電壓。

V(BR)DSS是正溫度系數(shù)，溫度低時V(BR)DSS小于25℃時的漏源電壓的最大額定值。在-50℃, V(BR)DSS大約是25℃時最大漏源額定電壓的90%。