在半導體設計領域，從頭開始學習設計芯片的挑戰(zhàn)常常被低估。工具和知識方面的障礙可能是壓倒性的。然而，隨著開源軟件和硬件計劃的興起，對于那些希望接受這一挑戰(zhàn)的人來說，出現(xiàn)了一個新的機會。

本文詳細介紹了設計 Silicluster 的過程，這是一種使用開源工具設計的芯片，重點關注可訪問性和可負擔性（圖 1）。

芯片設計的開始

芯片設計之旅出人意料地開始了。從小，人們就一直對事物的運作方式著迷，但從未想過這種好奇心會轉(zhuǎn)化為對電子產(chǎn)品的熱情。學術道路導致我攻讀了電子工程學士學位、電子設計碩士學位，并最終獲得了博士學位。

然而，后來人們發(fā)現(xiàn)，使用傳統(tǒng)芯片設計工具的高成本和障礙是一個挑戰(zhàn)。在許多墨西哥機構(gòu)中，由于許可證成本高昂，無法獲得高端工具。

這一認識導致了對開源工具的探索，這有望減少半導體設計的障礙。它導致了 Silicluster 的創(chuàng)建，這是一種旨在讓學生、教育工作者和小型企業(yè)都能負擔得起且易于使用的芯片。

安裝和學習工具

這段旅程中面臨的第一個障礙是安裝必要的工具。與擁有官方支持和文檔的傳統(tǒng)商業(yè) EDA 工具不同，開源工具更像是一種“自己動手”的體驗。這是首次與用于 RTL 到 GDS 流程的 OpenLane 和用于原理圖捕獲的 Xschem 等工具進行交互。雖然沒有官方支持結(jié)構(gòu)，但社區(qū)和可用文檔有助于入門。

最大的挑戰(zhàn)之一是應對安裝過程的復雜性。每個工具都需要不同的依賴關系，即使在安裝后，也需要一個學習曲線來了解如何有效地使用它們。不過，回報是值得的。Magic、Netgen 和 OpenLane 等工具使設計和制造定制芯片成為可能，而成本僅為傳統(tǒng)解決方案的一小部分。

學習過程需要時間，但社區(qū)的協(xié)作性質(zhì)使其成為一種更有價值的體驗。如今，這些工具可以相對輕松地安裝，并且由于共享知識和社區(qū)努力，該過程變得更加順利。

設計選擇：Silicluster

當需要選擇要設計的芯片時，目標是創(chuàng)造一些可以作為各種項目基礎的東西。這個想法是設計一種可以容納多個小模塊（多達 256 個獨立電路）并且足夠靈活以處理數(shù)字和模擬信號的芯片。這導致了 Silicluster 的發(fā)展。

該芯片的目標是提供一個低成本平臺，讓多個用戶分擔制造成本，同時支持獨立項目。它基于多路復用架構(gòu)，其中每個項目（ASIC 或多路復用器）通過輔助多路復用器連接，最終選擇由中央多路復用器進行。該架構(gòu)允許集成多達 16 個單獨的模塊，從而優(yōu)化芯片上的空間利用。

該設計的一個關鍵部分是 8 位逐次逼近寄存器 （SAR） ADC，負責將模擬信號轉(zhuǎn)換為數(shù)字信號（圖 2）。

這與 8 位 DAC 相輔相成，以確保芯片的數(shù)字和模擬組件之間的兼容性（圖 3）。

將模擬和數(shù)字電路集成到單個設計中的能力是 Silicluster 最吸引人的功能之一。它為希望構(gòu)建復雜系統(tǒng)而無需為每個功能使用單獨芯片的用戶提供了許多可能性。

Silicluster 背后的技術

Silicluster 采用 SkyWater 的 130 納米技術設計，這是開源半導體項目的經(jīng)濟實惠且功能強大的選擇。這項技術與開源工具相結(jié)合，大大降低了與芯片設計和制造相關的成本。

值得一提的一個重要方面是這個過程中的中介：Efabless，一家促進設計師和制造設施之間聯(lián)系的公司。通過 Efabless，可以利用可用的制造基礎設施，而無需傳統(tǒng)方法的高成本。這種合作對于實現(xiàn) Silicluster 和其他項目至關重要。

學習電路設計

Silicluster 的設計涉及學習電路設計的基本原理以及構(gòu)建可以處理數(shù)字和模擬信號的芯片所需的具體細節(jié)。首先，我們查閱了經(jīng)典書籍和在線資源，例如 Allen 和 Holberg 的 CMOS 模擬電路設計，以了解模擬電路的復雜性。

同時，回顧了數(shù)字邏輯設計的教程和文檔，重點關注電路不同組件之間的相互作用。一個關鍵的要點是使電路的每個部分盡可能高效的重要性。

設計具有合理分辨率（圖4）的ADC，以適應芯片的嚴格面積限制（圖5和6），同時保持低功耗是一項需要仔細考慮的挑戰(zhàn)。

設計流程：原理圖、仿真、布局

在對電路要求有了深入的了解后，是時候繼續(xù)設計流程了。第一步是使用 Xschem 進行示意圖捕獲。創(chuàng)建原理圖既是一次有益又令人沮喪的經(jīng)歷，因為必須就每個組件的配置做出許多決定。

完成原理圖后，使用ngspice進行仿真，以驗證電路是否按預期工作，如圖7所示的DAC。仿真有助于識別可能影響芯片功能的問題，例如信號完整性問題或不正確的配置。

通過仿真驗證原理圖后，下一階段是布局。這尤其具有挑戰(zhàn)性，因為它需要將設計安裝到非常小的芯片區(qū)域中?？臻g限制雖然在創(chuàng)新方面令人興奮，但也造成了設計瓶頸。

每個組件的放置都必須正確，而且必須以最小化干擾和最大化性能的方式排列。這部分設計過程需要多次迭代，因為每個布局決策都會影響后續(xù)步驟（圖8和圖9）。

布局完成后，Magic 和 OpenLane 等工具將用于最后步驟：DRC（設計規(guī)則檢查）、LVS（布局與原理圖）和 GDSII 生成。此過程的每一步都需要仔細注意，以確保最終設計能夠順利制造。

設計流程中最困難的部分是在芯片有限的區(qū)域內(nèi)調(diào)整所有內(nèi)容。在優(yōu)化空間、功耗和功能設計之間不斷來回，這讓人筋疲力盡，但最終是必要的，以確保芯片能夠在現(xiàn)實條件下運行。

經(jīng)驗教訓和需要改進的領域

設計 Silicluster 是一個復雜但回報豐厚的過程。我們學到的最重要的經(jīng)驗之一是迭代和仔細規(guī)劃的價值。事后看來，在設計的早期階段，本可以花更多的時間來完善架構(gòu)，以更好地適應布局約束。這將在流程的后期節(jié)省大量時間，因為有幾次重新設計設計以適應可用空間的情況。

另一個學習經(jīng)驗是，使用開源工具需要耐心和創(chuàng)造力。很多時候，無論是通過論壇、GitHub 上的問題還是閱讀大量文檔，都會向社區(qū)尋求支持。使工具順利運行的過程教會了堅持和協(xié)作的價值。

下一步是什么？

展望未來，計劃繼續(xù)完善 Silicluster 并將新功能集成到設計中。目的是提高芯片的能效，并可能探索更先進的制造技術，例如使用更新的工藝或集成更復雜的模數(shù)轉(zhuǎn)換機制。此外，該芯片應該更容易獲得，為其他人提供全面的指南，讓他們使用所學的工具設計自己的芯片。