3-DES IP核的VerilogHDL設(shè)計
加入技術(shù)交流群
首先介紹了3-DES算法的加密/解密原理，在此基礎(chǔ)上，采用流水線技術(shù)，設(shè)計了一種高速的3-DES加/解密IP核，并用VerilogHDL語言描述其中的各個模塊。為了能更好地與其他IP核互聯(lián)，為該IP核設(shè)計了輸入輸出控制信號，同時將其下載到FPGA中進(jìn)行驗(yàn)證，獲得了良好的性能。
3-DES IP核的VerilogHDL設(shè)計.pdf
EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 3-DES IP核的VerilogHDL設(shè)計
首先介紹了3-DES算法的加密/解密原理，在此基礎(chǔ)上，采用流水線技術(shù)，設(shè)計了一種高速的3-DES加/解密IP核，并用VerilogHDL語言描述其中的各個模塊。為了能更好地與其他IP核互聯(lián)，為該IP核設(shè)計了輸入輸出控制信號，同時將其下載到FPGA中進(jìn)行驗(yàn)證，獲得了良好的性能。
3-DES IP核的VerilogHDL設(shè)計.pdf
評論