在正在舉行的“ISSCC 2016”(2016年1月31日～2月4日，美國舊金山)上，與積層CMOS圖像傳感器的3D(三維)化相關的發(fā)表接連不斷。在有9項演講的“SESSION6 Image Sensors”論壇上，有3項演講是與CMOS圖像傳感器的3D化有關的。以前業(yè)界就在做3D化嘗試，而此次的3項技術除了比原來具有更強的低成本和低功耗意識之外，還在3D化中輕松實現(xiàn)了“模塊化”。

　　通過模塊化手段輕松變更像素數(shù)

　　出處：TSMC(2016 IEEE International Solid-State Circuits Conference, 6.8: A 1.5V 33Mpixel 3D-Stacked CMOS Image Sensor with Negative Substrate Bias) (點擊放大)

　　在此次會議上，臺積電以“A 1.5V 33Mpixel 3D-Stacked CMOS Image Sensor with Negative Substrate Bias”(Paper6.8)為題發(fā)表演講(見圖)。具體內(nèi)容為：在積層CMOS圖像傳感器芯片和圖像處理電路芯片時，需要應對兩者之間的電壓差問題，圖像處理電路的電壓會隨著微細化降低至1V左右，而圖像傳感器則需要2V左右的電壓，因此該公司嘗試向圖像傳感器芯片的基板施加負偏壓。

　　該公司在發(fā)表中強調(diào)了相關模塊化技術，該技術通過將約830萬像素的4K圖像傳感器像瓷磚一樣組合成一個模塊，無需做大的設計變更即可增加像素數(shù)。這是憑借將圖像處理電路重疊于圖像傳感器芯片而非二維配置的構(gòu)成實現(xiàn)的。另外，該公司還使圖像處理電路芯片具有了以用于訪問各像素的布線為對象的再布線層作用，并在這方面實施了可收放于圖像傳感器芯片尺寸內(nèi)的改進。

　　在積層時，通過使用背面照射(BSI)型CMOS傳感器，將圖像傳感器芯片的布線層一側(cè)與圖像處理電路芯片的布線層一側(cè)相向粘合在了一起。其中并未使用成本高的TSV(硅貫通電極)，通過粘合實現(xiàn)了電氣性接合及絕緣。臺積電預計圖像傳感器用途市場將會進一步擴大，因此借此次學會的機會向潛在客戶宣傳該公司擁有可滿足多種應用需求的基礎技術。

　　通過改進讀取電路也可為低功率化做出貢獻

　　東芝在此次會議上以“A 1.2e- Temporal Noise 3D-Stacked CMOS Image Sensor with Comparator-Based Multiple-Sampling PGA”(Paper6.7)為題發(fā)表演講。設想以智能手機為應用對象。該技術分別開發(fā)圖像傳感器芯片和圖像處理電路芯片后實施積層，可由此縮短開發(fā)期。特點是讀取電路采用了低功耗的新式放大電路及A-D轉(zhuǎn)換器。由于東芝正處于發(fā)展方向頗為微妙的時期，因此該公司并未在演講中明確相關技術的業(yè)務運作問題。

　　另外，在此次會議上，NHK放送技術研究所、Brookman Technology、臺積電及靜岡大學還以“A 1.1μm 33Mpixel 240fps 3D-Stacked CMOS Image Sensor with 3-Stage Cyclic-Based Analog-to-Digital Converters”(Paper6.9)為題發(fā)表演講。內(nèi)容涉及以NHK等推進實用化的8K電視內(nèi)容用攝像機，介紹了如何使該攝像機配備的圖像傳感器實現(xiàn)小型低功耗化的技術。與臺積電發(fā)表的技術一樣，并未使用TSV，而是采用了將BSI型圖像傳感器與圖像處理電路芯片粘合在一起的技術。

　　該技術將1.1μm間距的像素構(gòu)成的信號以4×4像素為單位接入下層的圖像處理電路芯片的總布線。讀取電路的A-D轉(zhuǎn)換器改為3級構(gòu)成，以高速傳輸為前提采用適于低功耗化的A-D轉(zhuǎn)換方式。具體而言，1～2級為循環(huán)型，3級為逐次逼近型。順便提一句，相關發(fā)表指出，通過在3D化、布線及A-D轉(zhuǎn)換電路方面下工夫，能夠?qū)崿F(xiàn)240幀/秒的8K攝像，不過此次為了用于在學會上發(fā)表，拿出的是最優(yōu)異的數(shù)據(jù)。NHK技術研究所表示，目前尚未打算依據(jù)此次的標準來推進8K電視內(nèi)容用攝像機的實用化。

　　在此次會議上，松下發(fā)表了3項演講。其中2項與有機薄膜型圖像傳感器有關。