基于FPGA的脈沖壓縮仿真與實現(xiàn)
加入技術交流群
對該匹配濾波器波形仿真，輸入數(shù)據(jù)為MATLAB仿真的12位數(shù)據(jù)，由于該濾波器做的是50x50點的卷積．所以輸出數(shù)據(jù)為50+50-1=99個，仿真波形如圖6所示。
4 結論
通過仿真分析脈沖壓縮過程和調試驗驗證整個設計．可看出利用基于分布式算法能夠大大減少數(shù)字脈沖壓縮的運算量，提高脈沖壓縮效率。由于匹配濾波器的系數(shù)是以中心，點對稱的，所以可采用線性相位FIR濾波器在FPGA中的實現(xiàn)算法，這樣同等性能的濾波器設計可減小一半的硬件規(guī)l模。同時，還可通過分時復用嵌入式乘法器來實現(xiàn)卷積，這樣就會節(jié)省更多的邏輯單元，并且有能力實現(xiàn)更多功能。
評論