一種基于FPGA的PXA270外設時序轉(zhuǎn)換接口設計
加入技術交流群
圖3為COM20020的時序原理圖，從時序分析可得出如下設計方案：DIR用于指示操作是讀還是寫，DIR=‘1’為讀，否則為寫。在操作前先對DIR 賦值；在EN有效時選擇CS，CLK的下一次上升沿變?yōu)橛行?。這樣是給寫操作對COM20020數(shù)據(jù)總線準備數(shù)據(jù)之用，不影響讀操作；DS選擇在CS有效的下一個CLK上升沿變?yōu)橛行?，但在CS無效前兩個時鐘周期給出上升沿，以滿足“片選信號CS必須先于DS至少5 ns，并且只能在DS無效之后恢復為高電平”，并且DS中間應有至少60 ns的時鐘寬度，因而保持3個CLK周期有效。圖4為CommandGenerator時序仿真圖。采用計數(shù)器進行時序同步。以下給出VHDL源代碼。本文引用地址：http://www.bjwjmy.cn/article/191920.htm
|
相關推薦技術專區(qū) |
評論