摘要:在高速電路系統(tǒng)設計中，差分串行通信方式正在取代并行總線方式 ，以滿足系統(tǒng)對高帶寬數(shù)據(jù)通信的需求。RocketIO是Virtex2 Pro以上系列中集成的專用高速串行數(shù)據(jù)收發(fā)模塊，可用于實現(xiàn)吉比特的數(shù)據(jù)傳輸，適用于多種高速數(shù)據(jù)傳輸協(xié)議。依據(jù)實際工程應用需求，提出了基于RocketIO的高速串行數(shù)據(jù)傳輸系統(tǒng)解決方案，實現(xiàn)了每通道2.5 Gb/s的傳輸速度。最后介紹了RocketIO在Aurora和PCI Express協(xié)議實現(xiàn)中的應用，并總結了高速通信系統(tǒng)的共性特征。

　　引言

　　隨著電子系統(tǒng)對速度以及精度要求的提高，高速串行數(shù)據(jù)通信模式正在逐步取代傳統(tǒng)的并行總線式結構。并行總線結構由于其固有的缺點，在速度上的提升空間已經很小。

　?、?并行總線在印制電路板上要占用大量的空間，在電路系統(tǒng)日益小型化的今天給系統(tǒng)的設計帶來很大困難。如PATA66以上的PATA數(shù)量達到了80根，使得電路板的布線極為困難。

　　② 并行總線由于在布線時很難保證每條線路長度與電氣特征一致，導致信號到達時間不同，在較高的工作頻率下很難實現(xiàn)完全同步，以致出現(xiàn)信號偏移。這使接收器難以確定采樣時間，容易造成數(shù)據(jù)錯誤。

　?、?由于寄生電容的影響，在并行的兩條數(shù)據(jù)線中容易產生串擾，甚至改變信號原有真實電平。采用地線進行屏蔽可以在一定程度上消除串擾，但同時也造成總線線路數(shù)目的急劇增加。

　　④ 并行總線參考電平為地電平，容易受噪聲干擾。同時由于在總線上“0”、“1”分布不均勻，在信號收發(fā)器之間易造成直流偏置，造成信號噪聲容限降低。

　　相比而言，高速串行總線采用差分對的形式，并且在發(fā)送端與接收端之間采用點對點的連接結構。差分信號經過編碼，消除信號序列中直流分量，從而可以提高噪聲容限。同時，在信號序列中插入時鐘信息，信號中攜帶時鐘，解決了信號偏移問題。

　　在嵌入式應用方面，主流的FPGA中都已對差分信號提供了硬件支持，如Xilinx公司推出的Virtex系列FPGA中，相鄰的兩個I/O口都以差分信號對形式出現(xiàn)。從Virtex2 Pro系列開始，更是在片上集成了固化的RocketIO模塊，以提供高超高速的串行通信支持。本文將從工程應用的角度出發(fā)介紹RocketIO的相關特征，并探討其在高速數(shù)據(jù)傳輸中的應用。

　　1 RocketIO

RocketIO收發(fā)器是在Virtex2 Pro以上系列FPGA中集成的專用串行通信模塊，在使用時不占用FPGA其他邏輯與片上存儲資源。在Virtex5 LXT和SXT系列FPGA中，RocketIO稱為GTP，每兩個GTP共用一個PLL，組成一個GTP_Dual。其結構框圖如圖1所示。

圖1 GTP_Dual Tile結構框圖

　　每一個RocketIO收發(fā)器均具有如下特征：

　　◆ 具有可配置終端、電壓擺幅與耦合的電流模邏輯串行驅動或緩沖器。

　　◆ 可編程發(fā)送預加重和接收均衡，以實現(xiàn)最優(yōu)信號完整性。

　　◆ 100 Mb/s~3 Gb/s的線速范圍，線速在100 Mb/s~500 Mb/s區(qū)間時具有可選的5倍過采樣功能。

　　◆ 可選的嵌入式PCS功能，例如8位/10位編碼、逗號對齊、通道綁定以及時鐘校正。

　　◆ 最小化的確定性數(shù)據(jù)通道延遲。

　　◆ 對PCI Express、SATA、傳輸?shù)葏f(xié)議的支持。

　　從應用上講，RocketIO處于數(shù)據(jù)傳輸協(xié)議的物理層，用以實現(xiàn)最基本的數(shù)據(jù)通信環(huán)境。其主要功能可以概括為：將輸入的并行數(shù)據(jù)經過編碼，轉化為高速的差分串行信號。在實際應用中，輸入時鐘、PLL參數(shù)設置以及PCB線路的設計與布局是影響數(shù)據(jù)傳輸效果的最重要因素。