基于FPGA和LabView的遙測信號模擬源設計
加入技術交流群
2 系統(tǒng)設計
本設計主要由兩部分組成：上位機LabView和下位機FPGA。
2．1 方案設計
以LabView為軟件開發(fā)平臺開發(fā)人機交互界面，FPGA接受上位機命令以可變頻率固定格式循環(huán)發(fā)送上位機傳送的數(shù)據(jù)。設計流程，如圖3所示。本文引用地址：http://www.bjwjmy.cn/article/191246.htm
2．2 上位機設計
上位機用LabView設計人機交互界面，計算出頻率累加字K，通過I／O卡向下位機傳送數(shù)據(jù)和命令。主要傳送以下幾個方面：圖像數(shù)據(jù)、數(shù)字量信息字、幀頭校驗字、發(fā)送校驗字和K。其程序面板，如圖4所示。
2．3 下位機設計
下位機通過I／O卡接受上位機傳輸?shù)臄?shù)據(jù)和命令，并將待發(fā)送數(shù)據(jù)存儲到單口RAM中，接收上位機開始命令后以可變頻率、固定格式循環(huán)發(fā)送存儲在單口RAM中的數(shù)據(jù)。數(shù)據(jù)傳輸格式如下：一幀數(shù)據(jù)130行，每行包括128 Byte。每幀數(shù)據(jù)開始發(fā)送時，先發(fā)送幀頭校驗字，然后再發(fā)送圖像數(shù)據(jù)。圖像數(shù)據(jù)發(fā)送完畢后，緊接著發(fā)送校驗字，再發(fā)送數(shù)字量信息字。下位機硬件框圖如圖5所示。
評論