基于FPGA的WALLACE TREE乘法器設(shè)計 作者： 時間：2011-11-16 來源：網(wǎng)絡(luò) 加入技術(shù)交流群 掃碼加入和技術(shù)大咖面對面交流海量資料庫查詢 收藏 <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 下面對2個3：2 CSA壓縮器合并成一個6：4壓縮器單元運算邏輯做理論推導(dǎo)，其中： ，形成一個直通電路。本文引用地址：http://www.bjwjmy.cn/article/190974.htm 從圖3可以看出，WALLACE TREE的6：4壓縮器單元只用一個slice就可以實現(xiàn)。而幾乎所有Xilinx的FPGA器件內(nèi)部slice結(jié)構(gòu)都類似，因此該6：4壓縮器在基本的FPGA器件中都可以通過此手動編輯方法實現(xiàn)，形成一個可供頂層WALLACETREE邏輯調(diào)用的硬宏模塊。 上一頁 1 2 3 下一頁
加入技術(shù)交流群
評論