圖5示出動態(tài)變化時uo波形。圖5a中uo由100 Hz／80 V逐漸向250 Hz／200 V變化，圖5b中uo在100Hz／240 V和200 Hz／120 V之間交替變化。
5 結論
實驗結果表明，該方案較好地實現了復雜測試對交流電源的需求。采用先進的DDS技術，實現輸出精度高、波形輸出靈活等性能，利用EDA方法，將實現任意波形的DDS關鍵核心部分集成在FPGA芯片內，大大簡化了電路，降低了成本，提高了可靠性。采用正弦調制技術，實現了輸出功率大、諧波含量低等性能。通過實際測試，取得了比較理想的效果，完全符合設計要求。
加入技術交流群
評論