同時，開發(fā)人員不但要跟上日益提高的性能需求，還得注意保持成本低廉有效利用基于串行RapidIO的FPGA作為DSP協(xié)處理器就能達到這些目的

　　由于三重播放應用集合了話音、視頻和數(shù)據(jù)應用，因此必須采用新算法來設定其開發(fā)和系統(tǒng)優(yōu)化策略的參數(shù)其間，開發(fā)人員要解決以下問題：構造可調整可擴展的架構、支持分布式處理、采用基于標準的設計，以及針對性能和成本進行優(yōu)化

　　仔細研究一下就會發(fā)現(xiàn)，為滿足應用需求而要、面對的這些挑戰(zhàn)主要涉及兩個主題：一是連接性，從本質上說就是實現(xiàn)不同設備、板卡和系統(tǒng)之間的“快速”數(shù)據(jù)轉移；二是計算能力，指設備、板卡和系統(tǒng)中分別可用的處理資源

運算平臺之間的連接

　　基于標準的設計通常比“自由發(fā)揮”的設計簡單得多，也是今天的典型設計模式并行連接標準(PCI、PCI-X、EMIF等)雖能滿足當前需求，但若考慮到可調整性和可擴展性就有所不足了隨著分組處理技術的不斷進步，連接標準的發(fā)展趨勢顯然傾向于高速串行連接從圖1中就能看出這一趨勢

　　諸如PCIe和GbE/XAUI之類的高速串行標準在臺式機和網(wǎng)絡行業(yè)已有應用但無線通信設施中的數(shù)據(jù)處理系統(tǒng)對互連方面的要求又稍有不同，它要求：
　　1. 管腳數(shù)少；
　　2. 需進行底板以及芯片到芯片的連接；
　　3. 帶寬和速度可調；
　　4. 具備DMA和消息傳遞功能；
　　5. 支持復雜可調整的拓撲；
　　6. 支持多點傳送；
　　7. 高度可靠；
　　8. 支持當日時間(time of day)同步；
　　9. 可提供服務質量(QoS)

　　　 圖1：向串行連接的發(fā)展趨勢

　　串行RapidIO (SRIO)協(xié)議標準可輕松滿足以上大部分要求，甚至超出這些要求的標準因此，串行RapidIO已成為無線通信基礎設備中用于數(shù)據(jù)層(data plane)互連的主流連接技術SRIO網(wǎng)絡建立在兩個“基本模塊”基礎之上：端點設備(Endpoint)和交換設備(Switch)端點設備負責收發(fā)數(shù)據(jù)包，交換設備負責在端口之間傳遞數(shù)據(jù)包，但不負責數(shù)據(jù)包的解釋圖2給出了SRIO網(wǎng)絡的構建模塊
　　　　　　　　　　　　　

圖2：SRIO網(wǎng)絡的構建模塊

　　按規(guī)范定義，串行RapidIO有用3層架構，如圖3所示
　　　　　　　　　　

圖3：SRIO架構

其中包含：
　　

物理層――負責描述器件級接口規(guī)范，例如分組傳輸機制、流量控制、電特性以及低級錯誤管理