摘要 研究了以太網(wǎng)在多核系統(tǒng)中的數(shù)據(jù)通訊，設計了以太網(wǎng)IP核到MPSoC網(wǎng)絡資源的硬件接口。闡述了設計中各模塊的實現(xiàn)功能和設計方法，通過仿真和FPGA驗證結果表明，以太網(wǎng)接口數(shù)據(jù)通訊具有實時和高吞吐率。實現(xiàn)了多核系統(tǒng)與網(wǎng)絡數(shù)據(jù)的信息傳遞，硬件設計結構簡單、性能穩(wěn)定可靠。
關鍵詞 千兆以太網(wǎng)；MPSoC；數(shù)據(jù)通信

隨著電子信息技術發(fā)展，網(wǎng)絡通信在日常生活中應用越來越廣泛，以太網(wǎng)技術經(jīng)歷了10 Mbit·s-1到10 Gbit·s-1的發(fā)展歷程。當前電子設備網(wǎng)絡化、多媒體技術、數(shù)字圖像處理技術成為研究的熱點，片上多核系統(tǒng)(Multi-processor system-on-chip，MPSoC)在復雜數(shù)字系統(tǒng)中成為主要的硬件結構方案。這類系統(tǒng)通常用以太網(wǎng)完成數(shù)據(jù)通信，以太網(wǎng)接口設計與實現(xiàn)是一個關鍵部分。
數(shù)字系統(tǒng)規(guī)模不斷增大，隨著市場激烈競爭，系統(tǒng)開發(fā)周期要求也變得苛刻，目前，片上多核系統(tǒng)基于IP核的設計成為了主流趨勢。系統(tǒng)性能的提高，片上集成的處理器數(shù)量也不斷增多，基于網(wǎng)絡結構的片上多核系統(tǒng)相比總線結構的設計優(yōu)勢越來越顯著。Xilinx公司和Ahera公司開發(fā)的FPGA芯片針對不同型號，都提供了許多不同類型和不同功能的IP核。然而，復雜數(shù)字系統(tǒng)，采樣FPGA實現(xiàn)，在開發(fā)難度和成本上占有明顯優(yōu)勢。

1 MPSoC系統(tǒng)架構
MPSo采用NoC(Network-on-Chip，NoC)通訊結構，處理器和IP核通過資源接口與網(wǎng)絡通訊。系統(tǒng)結構如圖1所示，處理器與IP核采用總線通訊方式形成簇結構，簇、以太網(wǎng)模塊和DDR模塊通過資源接口與網(wǎng)絡進行通訊。圖中運算簇集成了兩個處理器，完成數(shù)據(jù)運算，轉置簇集成一個ARM控制器承擔數(shù)據(jù)的行與列交換，DDR模塊為片外存儲芯片的控制器，以太網(wǎng)承擔著系統(tǒng)的數(shù)據(jù)通訊模塊，主要實現(xiàn)系統(tǒng)的數(shù)據(jù)傳輸。

2 以太網(wǎng)接口設計
以太網(wǎng)模塊設計主要完成以太網(wǎng)控制器IP核用戶端接口協(xié)議與多核系統(tǒng)網(wǎng)路通訊協(xié)議的轉換。以太網(wǎng)接口硬件結構設計如圖2所示，以太網(wǎng)控制器IP核為Xilinx公司ISE軟件例化生成的千兆網(wǎng)控制器。接收模塊完成系統(tǒng)網(wǎng)絡數(shù)據(jù)輸出到以太網(wǎng)控制器IP核用戶端數(shù)據(jù)輸入的協(xié)議轉換，發(fā)送模塊承擔以太網(wǎng)控制器用戶端數(shù)據(jù)輸出到網(wǎng)路數(shù)據(jù)輸入的協(xié)議匹配。網(wǎng)絡接口模塊為多核系統(tǒng)通訊資源接口。