xilinx-spartan 文章最新資訊

第二屆全國(guó)大學(xué)生智能互聯(lián)創(chuàng)新大賽在重郵落幕

近日，由教育部高等學(xué)校電子信息類(lèi)專(zhuān)業(yè)教學(xué)指導(dǎo)委員會(huì)和中國(guó)電子學(xué)會(huì)聯(lián)合主辦，arm、Xilinx、ST、ADI、Google等公司協(xié)辦的 2017年第二屆“全國(guó)大學(xué)生智能互聯(lián)創(chuàng)新大賽”在重慶郵電大學(xué)舉行了全國(guó)總決賽，最終在四個(gè)組別的激烈角逐中十六支隊(duì)伍獲得了一等獎(jiǎng)，三支隊(duì)伍贏(yíng)得了企業(yè)特別獎(jiǎng)。第二屆全國(guó)大學(xué)生智能互聯(lián)創(chuàng)新大賽從2017年1月份啟動(dòng)，歷時(shí)8個(gè)月，共吸引了560余支隊(duì)伍參賽。從參數(shù)的隊(duì)伍數(shù)量和學(xué)生人數(shù)上均比去年有顯著提升。本次大賽在吸收前一屆比賽的經(jīng)驗(yàn)基礎(chǔ)上，分成了智能交通、智能醫(yī)療、智能家居、智
關(guān)鍵字： arm Xilinx ST ADI

Xilinx 2017 OpenHW設(shè)計(jì)大賽及學(xué)術(shù)峰會(huì)獅城首秀

　　All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc.)今天在2017年度OpenHW 設(shè)計(jì)大賽和學(xué)術(shù)峰會(huì)上宣布，此次大會(huì)將著重展示賽靈思 All Programmable 技術(shù)面向新加坡智慧城市和智慧校園計(jì)劃的優(yōu)勢(shì)。這個(gè)由賽靈思大學(xué)計(jì)劃(XUP)所發(fā)起的競(jìng)賽和大會(huì)系與新加坡科技設(shè)計(jì)大學(xué)(SUTD)聯(lián)合主辦，并得到新加坡經(jīng)濟(jì)發(fā)展局(EDB)的支持，致力于通過(guò)產(chǎn)學(xué)研結(jié)合，共同推動(dòng)基于賽靈思開(kāi)放式All&nb
關(guān)鍵字： Xilinx OpenHW

AI芯片一哥不好當(dāng) Xilinx挑戰(zhàn)NVIDIA

NVIDIA雖憑借通用GPU登上人工智能(AI)芯片一哥位置、但競(jìng)爭(zhēng)對(duì)手早已在一旁虎視眈眈。
關(guān)鍵字： Xilinx NVIDIA

基于GPS的地面目標(biāo)定位系統(tǒng)

手持終端將得到GPS定位數(shù)據(jù)通過(guò)GSM網(wǎng)絡(luò)以短信息的形式發(fā)送給手機(jī)用戶(hù)。
關(guān)鍵字： Spartan-3E GPS 地面目標(biāo)定位

Xilinx一級(jí)代理：賽靈思半導(dǎo)體的優(yōu)勢(shì)

　　Xilinx(賽靈思)是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷(xiāo)售范圍廣泛的高級(jí)集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級(jí)功能的IP核?？蛻?hù)使用Xilinx及其合作伙伴的自動(dòng)化軟件工具和IP核對(duì)器件進(jìn)行編程，從而完成特定Xilinx(賽靈思)是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商?！　ilinx研發(fā)、制造并銷(xiāo)售范圍廣泛的高級(jí)集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級(jí)功能的IP核。客戶(hù)使用Xilinx及其合作伙伴的自動(dòng)化軟件工具和IP核對(duì)器件進(jìn)行編程，從而完成特定的邏輯
關(guān)鍵字： Xilinx FPGA

CPLD芯片選型（三）

Xilinx CoolRunner 系列CPLD器件分CoolRunner-Ⅱ系列和CoolRunner XPLA 3系列器件。1999年8月，Xilinx收購(gòu)了Philips的CoolRunner生產(chǎn)線(xiàn)并開(kāi)始提供XPLA（eXtenden Programmable Logic Array，加強(qiáng)型可編程邏輯陣列）系列器件
關(guān)鍵字： Xilinx CoolRunner CPLD

DSP48E Slice

關(guān)鍵字： Virtex-5 Xilinx FPGA

RocketIO GTX 收發(fā)器

關(guān)鍵字： Virtex-5 Xilinx FPGA

PowerPC 440 處理器模塊

關(guān)鍵字： Virtex-5 Xilinx FPGA

CPLD芯片選型（二）

Xilinx CPLD 器件可使用 Foundation 或 ISE 開(kāi)發(fā)軟件進(jìn)行開(kāi)發(fā)設(shè)計(jì)，也可使用專(zhuān)門(mén)針對(duì) CPLD 器件的 Webpack 開(kāi)發(fā)軟件進(jìn)行設(shè)計(jì)。XC9500系列器件分XC9500 5V器件、XC9500XL 3.3V器件和XC9500XV 2.5V器件3種類(lèi)型，XC9500系列可提供從最簡(jiǎn)單的PAL綜合設(shè)計(jì)到最先進(jìn)的實(shí)時(shí)硬件現(xiàn)場(chǎng)升級(jí)的全套解決方案。
關(guān)鍵字： Xilinx XC9500 CPLD

CPLD芯片選型（一）

經(jīng)過(guò)幾十年的發(fā)展，全球各大開(kāi)發(fā)商和供貨商都開(kāi)發(fā)出了多種可編程邏輯器件 . 比較典型的就是 Xilinx 公司的 FPGA 器件和 Altera 公司的 CPLD 器件系列，他們開(kāi)發(fā)較早，占有大部分市場(chǎng)?在歐洲用 Xilinx 的人多，而 Altera 公司占有日本和亞太地區(qū)的大部分市場(chǎng)，在美國(guó)則是平分秋色。
關(guān)鍵字： Xilinx Altera 芯片選型 CPLD

目標(biāo)設(shè)計(jì)平臺(tái)使基于FPGA的系統(tǒng)開(kāi)發(fā)易如反

賽靈思公司在正式發(fā)布新一代旗艦產(chǎn)品高性能Virtex-6和低成本Spartan-6 FPGA時(shí)，首次提出了“目標(biāo)設(shè)計(jì)平臺(tái)”的新概念。賽靈思目標(biāo)設(shè)計(jì)平臺(tái)包含五個(gè)關(guān)鍵部分：Virtex-6和Spartan-6 FPGA器件、支持和集成業(yè)界成熟設(shè)計(jì)方法的設(shè)計(jì)環(huán)境、采用業(yè)界標(biāo)準(zhǔn)FPGA多層連接器的可擴(kuò)展板和套件、提供接口的IP內(nèi)核和強(qiáng)大的參考設(shè)計(jì)。
關(guān)鍵字：目標(biāo)設(shè)計(jì)平臺(tái) 系統(tǒng)開(kāi)發(fā) FPGA Virtex-6 Spartan-6

ISE 12設(shè)計(jì)套件開(kāi)啟FPGA生產(chǎn)力新時(shí)代

賽靈思公司(Xilinx)最新推出的ISE 12軟件設(shè)計(jì)套件，實(shí)現(xiàn)了具有更高設(shè)計(jì)生產(chǎn)力的功耗和成本的突破性?xún)?yōu)化。ISE設(shè)計(jì)套件首次利用“智能”時(shí)鐘門(mén)控技術(shù)，將動(dòng)態(tài)功耗降低多達(dá)30%。此外，該新型套件還提供了基于時(shí)序的高級(jí)設(shè)計(jì)保存功能、為即插即用設(shè)計(jì)提供符合AMBA 4 AXI4 規(guī)范的IP支持，同時(shí)具備第四代部分重配置功能的直觀(guān)設(shè)計(jì)流程，可降低多種高性能應(yīng)用的系統(tǒng)成本。
關(guān)鍵字： Xilinx 設(shè)計(jì)套件 FPGA

電子齒輪比在FPGA中的實(shí)現(xiàn)

伺服系統(tǒng)中采用電子齒輪來(lái)匹配指令脈沖當(dāng)量和位置反饋脈沖當(dāng)量。本文分析了電子齒輪的工作原理,提出了一種位置指令脈沖處理電路來(lái)把三種可能的脈沖輸入形式轉(zhuǎn)換成統(tǒng)一的可被接受的形式,并在Xilinx ISE開(kāi)發(fā)環(huán)境下進(jìn)行VHDL編程,用數(shù)字方法實(shí)現(xiàn)了電子齒輪比,最后利用Modelsim軟件仿真驗(yàn)證了該設(shè)計(jì)的正確性和可行性。
關(guān)鍵字：電子齒輪 Xilinx 位置反饋脈沖

CISC處理器調(diào)試系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)，詳細(xì)軟硬件架構(gòu)、流程、代碼

本文設(shè)計(jì)了一個(gè)基于JTAG協(xié)議的片上調(diào)試器，該片上調(diào)試器實(shí)現(xiàn)了微指令和機(jī)器指令的單步、斷點(diǎn)以及讀取處理器內(nèi)部寄存器和寫(xiě)入PC、處理器復(fù)位等常用調(diào)試功能。構(gòu)建掃描鏈時(shí)采用獨(dú)立的掃描通路不對(duì)處理器本身寄存器做任何修改，這樣在保證實(shí)現(xiàn)調(diào)試功能的同時(shí)還最大程度的保護(hù)了處理器數(shù)據(jù)通路的獨(dú)立性，將對(duì)處理器的侵入性降到一個(gè)比較低的水平。
關(guān)鍵字： CISC處理器調(diào)試系統(tǒng) 片上調(diào)試器 Spartan-3E 協(xié)議轉(zhuǎn)換器