xilinx fpga 文章進(jìn)入xilinx fpga技術(shù)社區(qū)

CPLD芯片選型（二）

Xilinx CPLD 器件可使用 Foundation 或 ISE 開發(fā)軟件進(jìn)行開發(fā)設(shè)計，也可使用專門針對 CPLD 器件的 Webpack 開發(fā)軟件進(jìn)行設(shè)計。XC9500系列器件分XC9500 5V器件、XC9500XL 3.3V器件和XC9500XV 2.5V器件3種類型，XC9500系列可提供從最簡單的PAL綜合設(shè)計到最先進(jìn)的實時硬件現(xiàn)場升級的全套解決方案。
關(guān)鍵字： Xilinx XC9500 CPLD

CPLD芯片選型（一）

經(jīng)過幾十年的發(fā)展，全球各大開發(fā)商和供貨商都開發(fā)出了多種可編程邏輯器件 . 比較典型的就是 Xilinx 公司的 FPGA 器件和 Altera 公司的 CPLD 器件系列，他們開發(fā)較早，占有大部分市場?在歐洲用 Xilinx 的人多，而 Altera 公司占有日本和亞太地區(qū)的大部分市場，在美國則是平分秋色。
關(guān)鍵字： Xilinx Altera 芯片選型 CPLD

SOPC簡介

SOPC(System On Programmable Chip)即可編程的片上系統(tǒng)，或者說是基于大規(guī)模FPGA的單片系統(tǒng)。SOPC的設(shè)計技術(shù)是現(xiàn)代計算機(jī)輔助設(shè)計技術(shù)、EDA技術(shù)和大規(guī)模集成電路技術(shù)高度發(fā)展的產(chǎn)物。
關(guān)鍵字： SOPC FPGA

FPGA/CPLD 的設(shè)計思想與技巧

FPGA/CPLD 的設(shè)計思想與技巧是一個非常大的話題，由于篇幅所限，本文僅介紹一些常用的設(shè)計思想與技巧，包括乒乓球操作、串并轉(zhuǎn)換、流水線操作和數(shù)據(jù)接口的同步方法。希望本文能引起工程師們的注意，如果能有意識地利用這些原則指導(dǎo)日后的設(shè)計工作，將取得事半功倍的效果！
關(guān)鍵字：設(shè)計思想 FPGA CPLD

CPLD/FPGA技術(shù)及電子設(shè)計自動化

電子設(shè)計自動化（EDA）的實現(xiàn)是與CPLD/FPGA技術(shù)的迅速發(fā)展息息相關(guān)的。CPLD/FPGA是80年代中后期出現(xiàn)的，其特點(diǎn)是具有用戶可編程的特性。利用PLD/FPGA，電子系統(tǒng)設(shè)計工程師可以在實驗室中設(shè)計出專用IC，實現(xiàn)系統(tǒng)的集成，從而大大縮短了產(chǎn)品開發(fā)、上市的時間，降低了開發(fā)成本。此外，CPLD/FPGA還具有靜態(tài)可重復(fù)編程或在線動態(tài)重構(gòu)特性，使硬件的功能可象軟件一樣通過編程來修改，不僅使設(shè)計修改和產(chǎn)品升級變得十分方便，而且極大地提高了電子系統(tǒng)的靈活性和通用能力。
關(guān)鍵字：可編程邏輯器件 FPGA CPLD 電子設(shè)計靈活性

FPGA管腳分配需要考慮的因素

在芯片的研發(fā)環(huán)節(jié)，F(xiàn)PGA 驗證是其中的重要的組成部分，如何有效的利用 FPGA 的資源，管腳分配也是必須考慮的一個重要問題。一般較好的方法是在綜合過程中通過時序的一些約束讓對應(yīng)的工具自動分配，但是從研發(fā)的時間段上來考慮這種方法往往是不可取的，RTL驗證與驗證板設(shè)計必須是同步進(jìn)行的，在驗證代碼出來時驗證的單板也必須設(shè)計完畢，也就是管腳的分配也必須在設(shè)計代碼出來之前完成。
關(guān)鍵字：可編程邏輯器件管腳分配 FPGA

基于FPGA的鍵盤掃描模塊的設(shè)計

在嵌入式計算機(jī)系統(tǒng)中，鍵盤是最基本的人機(jī)交互輸入設(shè)備。除了使用通用的標(biāo)準(zhǔn)鍵盤外，實際工程應(yīng)用中更需要進(jìn)行單獨(dú)設(shè)計并購程專用的各種小鍵盤。隨著EDA（電子設(shè)計自動化）技術(shù)的迅速發(fā)展，利用FPGA來實現(xiàn)各種數(shù)字電路將是非常經(jīng)濟(jì)和便利的。文中介紹鍵盤掃描模塊地實現(xiàn)原理，闡迷了一種基于FPGA的鍵盤掃描模塊的實現(xiàn)方法。
關(guān)鍵字：健盤掃描嵌入式系統(tǒng) 抖動 FPGA EDA

基于FPGA的TFTLCD快檢信號源的設(shè)計

目前TFT模塊的生產(chǎn)過程中常伴有模塊的線缺陷和點(diǎn)缺陷,依據(jù)TFT模塊的驅(qū)動和測試原理,設(shè)計了一種由FPGA和模擬開關(guān)組成的集成測試信號源,該信號源可提供源極信號、柵極信號、柵極控制信號和公共地信號四路測試信號。
關(guān)鍵字： TFTLCD 快檢信號源的設(shè)計 FPGA

一種基于FPGA的語音密碼鎖設(shè)計

電子密碼鎖系統(tǒng)主要由電子鎖體、電子密匙等部分組成，一把電子密匙里能存放多組開鎖密碼，用戶在使用過程中能夠隨時修改開鎖密碼，更新或配制鑰匙里開鎖密碼。一把電子鎖可配制多把鑰匙。語音方面的廣泛應(yīng)用，使得具有語音播放的電子密碼鎖使用起來更加方便。語音密碼鎖的體積小、保密性能好、使用方便，是用在保險箱、電話或是房門上不可少的部分。
關(guān)鍵字： FPGA

將片外調(diào)試的優(yōu)點(diǎn)融入FPGA片上調(diào)試之中

FPGA片上調(diào)試已出現(xiàn)了很多年，成為傳統(tǒng)復(fù)雜FPGA設(shè)計調(diào)試方法的一種常用替代方式，將虛擬測試夾具放于FPGA設(shè)計任何地方而不是采用昂貴的通用I/O引腳是可編程邏輯器件才有的性能。但片上調(diào)試也有一些不足之處，本文將討論片上調(diào)試的局限，并介紹如何把片上調(diào)試與片外深采樣存儲特性結(jié)合起來。
關(guān)鍵字： FPGA

基于MSP430和Cyclone II的網(wǎng)絡(luò)數(shù)據(jù)加密實現(xiàn)

隨著信息技術(shù)和網(wǎng)絡(luò)化進(jìn)程的發(fā)展，網(wǎng)絡(luò)通信安全問題日益突出?，F(xiàn)場可編程門陣列(FPGA)以其自身設(shè)計靈活、可靠性高的優(yōu)點(diǎn)廣泛應(yīng)用于加密領(lǐng)域。
關(guān)鍵字： MSP430 CycloneII 網(wǎng)絡(luò)數(shù)據(jù) FPGA

FPGA設(shè)計中的功耗

隨著FPGA的密度越來越高，設(shè)計者們正在節(jié)能降耗方面取得越來越多的進(jìn)展。出現(xiàn)降低功耗這一趨勢的另一個原因是FPGA正在越來越廣泛地應(yīng)用于智能手機(jī)、媒體播放器、游戲機(jī)、衛(wèi)星導(dǎo)航設(shè)備以及數(shù)碼相機(jī)/攝像機(jī)等
關(guān)鍵字：時鐘頻率總體功耗 FPGA

共6799條 67/454 |‹ « 65 66 67 68 69 70 71 72 73 74 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實際應(yīng)用要求進(jìn)行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細(xì) ]