soc設計 文章 最新資訊
Cadence為復雜SoC設計縮短時序收斂時程
- 在加速復雜IC開發(fā)更容易的當下,益華電腦(Cadence Design Systems, Inc.)發(fā)表 Tempus 時序 Signoff解決方案(Timing Signoff Solution),這是嶄新的靜態(tài)時序分析與收斂工具,精心設計讓系統(tǒng)晶片(System-on-Chip,SoC)開發(fā)人員能夠加速時序收斂,讓晶片設計更快速地投入制造流程。Tempus 時序Signoff解決方案意謂全新的時序signoff工具作法,讓客戶能夠縮短時序signoff收斂與分析,實現(xiàn)更快速的試產,同時創(chuàng)造良率更高
- 關鍵字: Cadence SoC設計
soc設計介紹
您好,目前還沒有人創(chuàng)建詞條soc設計!
歡迎您創(chuàng)建該詞條,闡述對soc設計的理解,并與今后在此搜索soc設計的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對soc設計的理解,并與今后在此搜索soc設計的朋友們分享。 創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
