risc-soc 文章 進入risc-soc技術社區(qū)
科技巨頭聯(lián)合發(fā)起RISC-V生態(tài)計劃 年出貨將超800億顆
- 據(jù)報道,由谷歌、英特爾、平頭哥等13家企業(yè)發(fā)起的全球RISC-V軟件生態(tài)計劃“RISE”,在比利時布魯塞爾正式啟動。RISE旨在加速RISC-V新架構的軟件生態(tài)建設及應用商業(yè)化進程,成員將聯(lián)合推動RISC-V處理器在移動通信、數(shù)據(jù)中心、邊緣計算及自動駕駛等領域的市場化落地。面對物聯(lián)網等應用新變化,RISC-V作為新一代指令集,擁有開源、精簡、靈活、可自定義的特點,相比封閉的ARM指令集,更適合專用處理器的開發(fā),有望在IoT MCU市場迅速擴張,而后推廣至數(shù)據(jù)中心等領域。我國RISC-V發(fā)展意義更加重大,在
- 關鍵字: RISC-V
基于形式驗證的高效RISC-V處理器驗證方法

- RISC-V的開放性允許定制和擴展基于 RISC-V 內核的架構和微架構,以滿足特定需求。這種對設計自由的渴望也正在將驗證部分的職責轉移到不斷壯大的開發(fā)人員社群。然而,隨著越來越多的企業(yè)和開發(fā)人員轉型RISC-V,大家才發(fā)現(xiàn)處理器驗證絕非易事。新標準由于其新穎和靈活性而帶來的新功能會在無意中產生規(guī)范和設計漏洞,因此處理器驗證是處理器開發(fā)過程中一項非常重要的環(huán)節(jié)。在復雜性一般的RISC-V 處理器內核的開發(fā)過程中,會發(fā)現(xiàn)數(shù)百甚至數(shù)千個漏洞。當引入更多高級特性的時候,也會引入復雜程度各不相同的新漏洞。而某些類
- 關鍵字: 形式驗證 RISC-V
用于多時鐘域 SoC 和 FPGA 的同步器技術

- 通常,傳統(tǒng)的雙觸發(fā)器同步器用于同步單比特電平信號。如圖1和圖2所示,觸發(fā)器A和B1工作在異步時鐘域。CLK_B 時鐘域中的觸發(fā)器 B1 對輸入 B1-d 進行采樣時,輸出 B1-q 有可能進入亞穩(wěn)態(tài)。但在 CLK_B 時鐘的一個時鐘周期期間,輸出 B1-q 可能穩(wěn)定到某個穩(wěn)定值。常規(guī)二觸發(fā)器同步器通常,傳統(tǒng)的雙觸發(fā)器同步器用于同步單比特電平信號。如圖1和圖2所示,觸發(fā)器A和B1工作在異步時鐘域。CLK_B 時鐘域中的觸發(fā)器 B1 對輸入 B1-d 進行采樣時,輸出 B1-q 有可能進入亞穩(wěn)態(tài)。但在 CLK
- 關鍵字: SoC FPGA
歐洲RISC-V處理器流片:216核心 不需要風扇散熱
- 5月9日消息,歐洲航天局(ESA)贊助、瑞士蘇黎世聯(lián)邦理工學院和意大利博洛尼亞大學共同開發(fā)的“Occany”(鳥蛇)處理器,現(xiàn)已流片。這顆處理器基于開源開放的RISC-V架構,GlobalFoundries 12nm LPP低功耗工藝,chiplet小芯片設計,2.5D封裝,雙芯片共集成多達216個核心,晶體管數(shù)量達10億個,而面積僅為73平方毫米。同時,它還集成了未公開數(shù)量的64位FPU浮點單元,整合兩顆美光的16GB HBM2e高帶寬內存。硅中介層面積26.3 x 23.05毫米,制造工藝為65nm,
- 關鍵字: risc-v 架構 處理器
多電壓SoC電源設計技術

- 最小化功耗是促進IC設計現(xiàn)代發(fā)展的主要因素,特別是在消費電子領域。設備的加熱,打開/關閉手持設備功能所需的時間,電池壽命等仍在改革中。因此,采用芯片設計的最佳實踐來幫助降低SoC(片上系統(tǒng))和其他IC(集成電路)的功耗變得非常重要。最小化功耗是促進IC設計現(xiàn)代發(fā)展的主要因素,特別是在消費電子領域。設備的加熱,打開/關閉手持設備功能所需的時間,電池壽命等仍在改革中。因此,采用芯片設計的最佳實踐來幫助降低SoC(片上系統(tǒng))和其他IC(集成電路)的功耗變得非常重要。根據(jù)市場研究未來,131 年全球片上系統(tǒng)市場價
- 關鍵字: SoC
手機 SoC 廠商,有人「躺平」,有人「卷」

- 2022 年手機 SoC 公司的日子不好過。根據(jù) Counterpoint 數(shù)據(jù),作為全球最大的智能手機市場,2022 年中國智能手機出貨量不足 2.8 億部,下降 16.%,創(chuàng)十年新低。自從 2013 年以來中國智能手機出貨量一直高于 3 億,來源 Counterpoint在經歷智能手機爆炸式發(fā)展之后,中國智能手機的出貨量增長率整體呈現(xiàn)的是下滑趨勢。這一趨勢的原因,一方面是消費電子市場的低迷,另一方面則是新款手機的性能不再足夠亮眼,消費者不愿意買單。手機處理器,作為最早采用 SoC 方法的一類芯片,為何
- 關鍵字: SoC
e絡盟社區(qū)開展第三期“可編程之路”培訓活動

- 中國上海,2023年4月17日 – 安富利旗下全球電子元器件產品與解決方案分銷商e絡盟通過其在線社區(qū)與AMD聯(lián)合開展第三期“可編程之路”免費培訓項目。所有入圍學員都將獲贈一套FPGA SoC開發(fā)套件,可用于完成設計項目開發(fā)任務,并有機會贏取價值4000美元的獎品。 “可編程之路”是由e絡盟社區(qū)推出的FPGA片上系統(tǒng)(SoC)系列培訓項目。首期“可編程之路”活動于2018年舉行,重點關注可編程邏輯器件(PLD),活動圍繞基于AMD Zynq-7000 SoC的AVNET MiniZed開發(fā)板應用展
- 關鍵字: e絡盟社區(qū) 可編程之路 AMD FPGA FPGA SoC
ASICLAND為汽車、AI企業(yè)和AI邊緣SoC應用選擇Arteris IP

- 加利福尼亞州坎貝爾 – 2023 年 4 月 12 日 – 致力于加速片上系統(tǒng)(SoC)創(chuàng)建的領先系統(tǒng) IP 提供商Arteris, Inc.(納斯達克股票代碼:AIP),今天宣布 ASICLAND 已獲得具有汽車安全完整性等級 ASIL B 和 AI 選項的Arteris FlexNoC授權。該技術將被用于汽車的主系統(tǒng)總線和各種應用的AI SoC之中。ASICLAND是一家領先的ASIC半導體和SoC設計服務公司。該公司為5nm,7nm,12nm,16nm和28nm處理器開發(fā)了許多具有復雜技術的半導體產
- 關鍵字: ASICLAND SoC Arteris IP
“這一次芯片浪潮,我們沒有掉隊”,中國加速布局開源芯片RISC-V生態(tài)

- 近日,2022年圖靈獎頒給了“以太網之父”、3Com公司創(chuàng)始人羅伯特·梅特卡夫。他研發(fā)的以太網設備及其協(xié)議,允許設備連接到局域網并共享打印機和文件等資源,極大降低了網絡連接成本。在中國開放指令生態(tài)(RISC-V)聯(lián)盟秘書長、中科院計算技術研究所研究員包云崗看來,以太網成功的最大啟示是做開放標準,它為下一步創(chuàng)新提供平臺、拓展市場、繁榮生態(tài),其背后的開源文化實則是一種生產方式的革新。在日前舉行的開源硬件與新一代工業(yè)革命論壇上,專家表示,開源作為一種創(chuàng)新協(xié)作模式不僅引發(fā)了軟件產業(yè)變革,未來還將引發(fā)硬件、數(shù)據(jù)、算
- 關鍵字: RISC-V
risc-soc介紹
您好,目前還沒有人創(chuàng)建詞條risc-soc!
歡迎您創(chuàng)建該詞條,闡述對risc-soc的理解,并與今后在此搜索risc-soc的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對risc-soc的理解,并與今后在此搜索risc-soc的朋友們分享。 創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
