fsp:fpga-pcb 文章最新資訊

基于FPGA的以太網(wǎng)視頻廣播接收系統(tǒng)的設(shè)計(jì)

本文介紹了一種實(shí)用的基于FPGA的以太網(wǎng)視頻廣播接收系統(tǒng)，由于采用了FPGA技術(shù)，使得系統(tǒng)結(jié)構(gòu)簡(jiǎn)單，可靠性高。
關(guān)鍵字： FPGA 以太網(wǎng) 視頻廣播接收系統(tǒng)

TMS320C6201高速電路PCB及電磁兼容性設(shè)計(jì)

印刷電路板(PCB)是電子產(chǎn)品中電路元器件的支撐件，它提供電路元器件之間的電氣連接. 隨著電子技術(shù)的飛速發(fā)展，目前高速集成電路的信號(hào)切換時(shí)間已經(jīng)小于1ns，時(shí)鐘頻率已達(dá)到幾百M(fèi)Hz，PCB的密度也越來越高。PCB設(shè)計(jì)的好壞對(duì)整個(gè)系統(tǒng)的抗干擾性能影響很大，直接關(guān)系到系統(tǒng)的穩(wěn)定性和可靠性。因此，在PCB設(shè)計(jì)時(shí)，應(yīng)遵守相應(yīng)的設(shè)計(jì)規(guī)則，符合電磁兼容性的要求。　　TMS320C6201是TI公司的DSP芯片，200MHz時(shí)鐘的C6201峰值性能可以達(dá)到2400Mops。如
關(guān)鍵字：模擬技術(shù) 電源技術(shù) TMS320C6201 PCB 電磁兼容性 PCB 電路板

基于FPGA系統(tǒng)易測(cè)試性的研究

引言　　現(xiàn)代科技對(duì)系統(tǒng)的可靠性提出了更高的要求，而FPGA技術(shù)在電子系統(tǒng)中應(yīng)用已經(jīng)非常廣泛，因此FPGA易測(cè)試性就變得很重要。要獲得的FPGA內(nèi)部信號(hào)十分有限、FPGA封裝和印刷電路板(PCB)電氣噪聲，這一切使得設(shè)計(jì)調(diào)試和檢驗(yàn)變成設(shè)計(jì)中最困難的一個(gè)流程。另一方面，當(dāng)前幾乎所有的像CPU、DSP、ASIC等高速芯片的總線，除了提供高速并行總線接口外，正迅速向高速串行接口的方向發(fā)展，F(xiàn)PGA也不例外。每一條物理鏈路的速度從600 Mbps到10 Gbps，高速I／O的測(cè)試和驗(yàn)證更成為傳統(tǒng)專注于FPG
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 測(cè)試測(cè)量 FPGA 測(cè)試測(cè)量

如何采用FPGA協(xié)處理器實(shí)現(xiàn)算法加速

本文主要研究了代碼加速和代碼轉(zhuǎn)換到硬件協(xié)處理器的方法。
關(guān)鍵字： FPGA 協(xié)處理器算法

Crydom PCB固態(tài)繼電器可減少控制柜空間

CustomSensors&Technologies(CST)下屬公司、北美地區(qū)固態(tài)繼電器廠商Crydom宣布：品種最為齊全的標(biāo)準(zhǔn)及定制PCB電源固態(tài)繼電器已投放歐洲及亞洲市場(chǎng)。這些繼電器可提供從1安培到25安培(強(qiáng)制通風(fēng))的額定電流，其線電壓可高達(dá)660伏(交流)，這些繼電器設(shè)計(jì)緊湊小巧，適用于高密度PCB應(yīng)用產(chǎn)品。另外，這些繼電器不含活動(dòng)部件，因此，運(yùn)行時(shí)不會(huì)發(fā)出噪音。與大多數(shù)機(jī)電繼電器相比，這些繼電器在滿負(fù)荷電流條件下的預(yù)期使用壽命要高50多倍。 &
關(guān)鍵字：模擬技術(shù) 電源技術(shù) Crydom PCB 繼電器繼電器

基于FPGA的UARTl6550的設(shè)計(jì)

1 引言　　UART(Universal Asynchronous Receiver/Transmitter，通用異步收發(fā)器)是用于控制CPU與串行設(shè)備通信的芯片，將由CPU傳送過來的并行數(shù)據(jù)轉(zhuǎn)換為輸出的串行數(shù)據(jù)流。將系統(tǒng)外部來的串行數(shù)據(jù)轉(zhuǎn)換為字節(jié)，供系統(tǒng)內(nèi)部使用并行數(shù)據(jù)的器件使用。他可以在輸出的串行數(shù)據(jù)流中加人奇偶校驗(yàn)位和啟停標(biāo)記，并對(duì)從外部接收的數(shù)據(jù)流進(jìn)行奇偶校驗(yàn)以及刪除啟停標(biāo)記。常見UART主要有INS8250，PC16450和PCI6550，其中16550發(fā)送和接收都帶有16 B的FIFO
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA UARTl6550 嵌入式

基于FPGA的可擴(kuò)展高速FFT處理器的設(shè)計(jì)與實(shí)現(xiàn)

本文提出了基于FPGA實(shí)現(xiàn)傅里葉變換點(diǎn)數(shù)可靈活擴(kuò)展的流水線FFT處理器的結(jié)構(gòu)設(shè)計(jì)以及各功能模塊的算法實(shí)現(xiàn)
關(guān)鍵字： FPGA FFT 處理器

FPGA的DSP性能揭秘

“今天，F(xiàn)PGA越來越多地應(yīng)用在多種DSP中。我們預(yù)計(jì)這一趨勢(shì)在未來幾年會(huì)更加明顯?！泵绹{(diào)查機(jī)構(gòu)Berkeley設(shè)計(jì)技術(shù)公司做了上述預(yù)測(cè)。以Xilinx和Altera為主的兩大FPGA廠商多年前就涉足了DSP應(yīng)用領(lǐng)域，近一、兩年，隨著3G通信、視頻成像等領(lǐng)域的發(fā)展，F(xiàn)PGA for DSP(FPGA的DSP)再次成為了熱點(diǎn)。為什么會(huì)用FPGA做DSP？Xilinx中國區(qū)運(yùn)營總經(jīng)理吳曉東從DSP的概念上進(jìn)行了分析：DSP表示數(shù)字信號(hào)處理器，也可以表示為數(shù)字信號(hào)處理—并不代表某一種芯片。實(shí)際上，數(shù)字信號(hào)處理
關(guān)鍵字： 0706_A DSP FPGA 單片機(jī) 嵌入式系統(tǒng) 雜志_專題

FPGA for DSP的精彩問答

問：現(xiàn)在DSP跟微處理器結(jié)合的情況比較多，實(shí)現(xiàn)DSP功能的FPGA是否也要和微處理器合作？答：現(xiàn)在90%以上的FPGA都運(yùn)用在處理器上，這也正是FPGA這方面的優(yōu)勢(shì)。你可以用FPGA的邏輯搭建一個(gè)軟處理器，也可以選用具有內(nèi)嵌硬處理器的產(chǎn)品。因此，可以很容易在FPGA上實(shí)現(xiàn)微處理器的性能。問：FPGA已經(jīng)能夠?qū)崿F(xiàn)DSP，為何還要專門開發(fā)為DSP應(yīng)用的FGPA？答：首先，所有的FPGA都有乘法器，如果你可以拿這些乘法器做數(shù)字信號(hào)處理，但是不是最優(yōu)化的。例如，如果你選擇Xilinx Spartan的產(chǎn)品，你
關(guān)鍵字： 0706_A DSP FPGA 單片機(jī) 嵌入式系統(tǒng) 雜志_專題

基于FPGA的輪詢合路的設(shè)計(jì)和實(shí)現(xiàn)

針對(duì)高密度接口設(shè)計(jì)中基于字節(jié)處理和整包處理的轉(zhuǎn)換問題，本文提出了分片輪詢調(diào)度和改進(jìn)式欠賬輪詢調(diào)度相結(jié)合的調(diào)度策略
關(guān)鍵字： FPGA 輪詢合路

基于FPGA的位寬可擴(kuò)展多路組播復(fù)制的實(shí)現(xiàn)

用VHDL語言在FPGA內(nèi)部編程實(shí)現(xiàn)組播復(fù)制。本文介紹其實(shí)現(xiàn)方法，并給出了時(shí)序仿真波形。通過擴(kuò)展，該設(shè)計(jì)可以支持多位寬、多路復(fù)制，因而具有較好的應(yīng)用前景。
關(guān)鍵字： FPGA 位寬多路

具有多個(gè)電壓軌的FPGA和DSP電源設(shè)計(jì)實(shí)例（二）

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP 電源設(shè)計(jì) FPGA 德州儀器

具有多個(gè)電壓軌的FPGA和DSP電源設(shè)計(jì)實(shí)例（一）

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP 電源設(shè)計(jì) FPGA

基于FPGA的二值圖像連通域標(biāo)記快速算法實(shí)現(xiàn)

摘要：針對(duì)高速圖像目標(biāo)實(shí)時(shí)識(shí)別和跟蹤任務(wù)，需要利用系統(tǒng)中有限的硬件資源實(shí)現(xiàn)高速、準(zhǔn)確的二值圖像連通域標(biāo)記，提出了一種適合FPGA實(shí)現(xiàn)的二值圖像連通域標(biāo)記快速算法。算法以快捷、有效的方式識(shí)別、并記錄區(qū)域間復(fù)雜的連通關(guān)系。與傳統(tǒng)的二值圖像標(biāo)記算法相比，該算法具有運(yùn)算簡(jiǎn)單性、規(guī)則性和可擴(kuò)展性的特點(diǎn)。利用FPGA實(shí)現(xiàn)該算法時(shí)，能夠準(zhǔn)確有效的識(shí)別出圖像中復(fù)雜的連通關(guān)系，產(chǎn)生正確的標(biāo)記結(jié)果。在100MHz工作時(shí)鐘下，處理384
關(guān)鍵字： FPGA 單片機(jī) 二值圖像連通域標(biāo)記嵌入式系統(tǒng)

基于FPGA的高速可變周期脈沖發(fā)生器的設(shè)計(jì)

1 引言要求改變脈沖周期和輸出脈沖個(gè)數(shù)的脈沖輸出電路模塊在許多工業(yè)領(lǐng)域都有運(yùn)用。采用數(shù)字器件設(shè)計(jì)周期和輸出個(gè)數(shù)可調(diào)節(jié)的脈沖發(fā)生模塊是方便可行的。為了使之具有高速、靈活的優(yōu)點(diǎn)，本文采用Atelra公司的可編程芯片F(xiàn)PGA設(shè)計(jì)了一款周期和輸出個(gè)數(shù)可變的脈沖發(fā)生器。經(jīng)過板級(jí)調(diào)試獲得良好的運(yùn)行效果。 2 總體設(shè)計(jì)思路脈沖的周期由高電平持續(xù)時(shí)間與低電平持續(xù)時(shí)間共同構(gòu)成，為了改變周期，采用兩個(gè)計(jì)數(shù)器來分別控制高電平持續(xù)時(shí)間和低電平持續(xù)時(shí)間。計(jì)數(shù)器采用可并行加載初始值的N位減法計(jì)數(shù)器。設(shè)定：當(dāng)要求的高電平
關(guān)鍵字： FPGA 單片機(jī) 脈沖發(fā)生器嵌入式系統(tǒng)