熟女俱乐部五十路二区av,又爽又黄禁片视频1000免费,国产卡一卡二卡三无线乱码新区,中文无码一区二区不卡αv,中文在线中文a

首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga+mpu+mcu

fpga+mpu+mcu 文章 最新資訊

基于SOPC的通用型JTAG調試器的設計

  • 　　SOPC技術的發(fā)展，給仿真器指出了新的發(fā)展方向。所謂SOPC技術，就是指用可編程技術將整個系統(tǒng)放在一塊硅片上。在傳統(tǒng)設計中電路級相互獨立的各個系統(tǒng)被集成到一塊FPGA芯片中。 　　SOPC的可重用性是一種先進的設計思想。為了降低用戶的負擔，避免重復勞動，將一些在數字電路中常用但比較復雜的功能模塊，比如SDRAM控制器等，設計成可修改參數的模塊，用戶在設計系統(tǒng)時可以直接調用這些模塊。這些特定的功能模塊被稱為IPcore(知識產權核)。由于IPcore通常是很成熟的，因此降低了開發(fā)風險。 　　本文利用
  • 關鍵字： SOPC  JTAG  FPGA  

基于Flash和JTAG接口的FPGA多配置系統(tǒng)

  • 　　引言 　　針對需要切換多個FPGA配置碼流的場合， Xilinx公司提出了一種名為System ACE的解決方案，它利用CF(Compact Flash)存儲卡來替代配置用PROM，用專門的ACE控制芯片完成CF卡的讀寫，上位機軟件生成專用的ACE文件并下載到CF存儲卡中，上電后通過ACE控制芯片實現(xiàn)不同配置碼流間的切換[1]。 　　System ACE的解決方案需要購買CF存儲卡和專用的ACE控制芯片，增加了系統(tǒng)搭建成本和耗費了更多空間，而且該方案只能實現(xiàn)最多8個配置文件的切換，在面對更多個配置
  • 關鍵字： Flash  JTAG  FPGA  

【從零開始走進FPGA】前言：哪些人適合做FPGA開發(fā)?

  • 　　“FPGA目前非?；?，各個高校也開了FPGA的課程，但是FPGA并不是每個人都適合，F(xiàn)PGA講究的是一個入道，入什么道，入電子設計的道，就是說，這個過程，你得從電子設計開始，然后再學FPGA，而不是先從VHDL/Verilog開始，直接跳過數電模電。這一點非常重要，這涉及到你以后的發(fā)展高度的問題。我是過來人，我深刻體會到FPGA與數電模電的基礎的深層次聯(lián)系。對于本科生而言，你可以把FPGA當作業(yè)余興趣，但不要把它當成今后的飯碗，你可以保持這個興趣直到研究生讀完。從我招聘的情況來看，做FPG
  • 關鍵字： FPGA  Verilog  SRAM  

奧迪在量產車中選用Altera SoC FPGA，實現(xiàn)“導航駕駛”功能

  • 　　Altera公司今天宣布，奧迪的高級輔助駕駛系統(tǒng)(ADAS)選用其SoC現(xiàn)場可編程門陣列(FPGA)，實現(xiàn)量產。奧迪是自動駕駛汽車技術的領先者，奧地利高科技公司TTTech則是奧迪中央輔助駕駛控制單元zFAS的核心開發(fā)合作伙伴，他們選擇了Altera® Cyclone® V SoC FPGA幫助提高其系統(tǒng)性能，突出奧迪在導航駕駛和駐車方面的優(yōu)勢，而這些是專用標準產品(ASSP)解決方案無法實現(xiàn)的。 　　Altera的Cyclone V SoC FPGA結合了可編程邏輯和雙核ARM C
  • 關鍵字： Altera  SoC  FPGA  

基于FPGA的FIR濾波器的誤差分析

  • 　　數字濾波器作為數字信號處理技術的重要組成部分之一,已廣泛應用于信號分離、恢復、整形等重要場合。在工程實踐中,往往要求對信號處理要有實時性和靈活性,而基于FPGA的FIR濾波器因其嚴格的線性相位和簡單的設計步驟而應用廣泛。本文不僅對基于FPGA設計的FIR濾波器進行了簡單的誤差分析,包括絕對誤差與相對誤差分析;而且還做出了該濾波器的頻譜,通過與MATLAB中仿真出的頻譜進行比較分析,驗證了該濾波器在工程應用中是適應的,滿足了設計的要求。 　　基于FPGA的FIR濾波器的誤差分析.pdf
  • 關鍵字： FPGA  FIR濾波器  

基于FPGA的FIR數字濾波器設計與仿真

  • 　　實現(xiàn)數字化是控制系統(tǒng)的重要發(fā)展方向，而數字信號處理已在通信、語音、圖像、自動控制、雷達、軍事、航空航天等領域廣泛應用。數字信號處理方法通常涉及變換、濾波、頻譜分析、編碼解碼等處理。數字濾波是重要環(huán)節(jié)，它能滿足濾波器對幅度和相位特性的嚴格要求，克服模擬濾波器所無法解決的電壓和溫度漂移以及噪聲等問題。而有限沖激響應FIR濾波器在設計任意幅頻特性的同時能夠保證嚴格的線性相位特性。利用FPGA可以重復配置高精度的FIR濾波器，使用VHDL硬件描述語言改變?yōu)V波器的系數和階數，并能實現(xiàn)大量的卷積運算算法。結合MA
  • 關鍵字： FPGA  FIR  數字濾波器  

基于XC2V1000型FPGA的FIR抽取濾波器的設計

  • 　　1 引言 　　抽取濾波器廣泛應用在數字接收領域,是數字下變頻器的核心部分。目前,抽取濾波器的實現(xiàn)方法有3種：單片通用數字濾波器集成電路、DSP和可編程邏輯器件。使用單片通用數字濾波器很方便,但字長和階數的規(guī)格較少,不能完全滿足實際需要。使用DSP雖然簡單,但程序要順序執(zhí)行,執(zhí)行速度必然慢?，F(xiàn)場可編程門陣列(FPGA)有著規(guī)整的內部邏輯陣列和豐富的連線資源,特別適用于數字信號處理,但長期以來,用FPGA實現(xiàn)抽取濾波器比較復雜,其原因主要是FPGA中缺乏實現(xiàn)乘法運算的有效結構。現(xiàn)在,FPGA集成了乘法器
  • 關鍵字： FPGA  抽取濾波器  

二維FIR濾波器的FPGA實現(xiàn)

  • 　　O 引言 　　二維有限長單位脈沖響應濾波器(2D—FIR)用于對二維信號的處理，如在通信領域中廣泛采用2D-FIR完成對I、Q兩支路基帶信號的濾波[1]。由于涉及大量復數運算并且實時性要求高，如果不對算法作優(yōu)化在技術上很難實現(xiàn)。目前主要設計方案是利用FPGA廠商提供的一維FIR知識產權核(IP)，組成二維濾波器[2]。這種方案沒有考濾復數運算的特點，不可能在算法上優(yōu)化，而且IP核的內部代碼是不可修改的，因此在不同廠商的器件上不可移植。2D_FIR的復數運算都需轉成實數運算來實現(xiàn)的，而其中
  • 關鍵字： FIR濾波器  FPGA  

基于FPGA分布式算法的低通FIR濾波器的設計與實現(xiàn)

  • 　　0 引言 　　傳統(tǒng)數字濾波器硬件的實現(xiàn)主要采用專用集成電路(ASIC)和數字信號處理器(DSP)來實現(xiàn)。FPGA內部的功能塊中采用了SRAM的查找表(lo-ok up table，LUT)結構，這種結構特別適用于并行處理結構，相對于傳統(tǒng)方法來說，其并行度和擴展性都很好，它逐漸成為構造可編程高性能算法結構的新選擇。 　　分布式算法是一種適合FPGA設計的乘加運算，由于FPGA中硬件乘法器資源有限，直接應運乘法會消耗大量的資源。本文利用了豐富的存儲器資源進行查找表運算，設計了一種基于分布式算法低通FI
  • 關鍵字： FPGA  濾波器  DSP  

基于FPGA 的FIR 數字濾波器設計方案

  • 　　本文簡要介紹了FIR數字濾波器的結構特點和基本原理，提出基于FPGA和DSP Builder的FIR數字濾波器的基本設計流程和實現(xiàn)方案。 　　在Matlab/Simulink環(huán)境下，采用DSP Builder模塊搭建FIR模型，根據FDATool工具對FIR濾波器進行了設計，然后進行系統(tǒng)級仿真和ModelSim功能仿真，其仿真結果表明其數字濾波器的濾波效果良好。通過SignalCompiler把模型轉換成VHDL語言加入到FPGA的硬件設計中，從QuartusⅡ軟件中的虛擬邏輯分析工具SignalT
  • 關鍵字： FPGA  FIR  數字濾波器  

MCU為物聯(lián)網“而生”

  • 　　編者按：飛思卡爾MCU(微控制器)業(yè)務在2014年有較大增長。由消費和工業(yè)應用驅動的基于ARM核的Kinetis MCU在2014年翻一番還要多;由汽車信息娛樂和工業(yè)驅動的i.MX業(yè)務增長超過25%。飛思卡爾為何能實現(xiàn)如此業(yè)績?作為MCU的領頭羊之一，如何看待MCU的走勢? 　　高增長原因 　　問：貴公司MCU為何能取得高增長業(yè)績? 　　答：保持高于市場平均速度的增長是極具挑戰(zhàn)性的。我們需要專注于新產品的研發(fā)和推出。我們還要關注新的市場，加強與合作伙伴、聯(lián)盟之間的關系，以及收購新的公司以拓展我們
  • 關鍵字： 飛思卡爾  MCU  物聯(lián)網  201501  

臺廠：切入穿戴裝置、物聯(lián)網、行動支付才有空間

  • 　臺灣IC設計產業(yè)，很可能在未來2~3年就面臨來自陸廠的強力威脅。臺廠最適合切入的，就是像物聯(lián)網這類“少量多樣”的周邊晶片。由于不具規(guī)模經濟又須技術基礎，陸廠往往興致缺缺，臺廠正該把握這個機會。 　
  • 關鍵字： 聯(lián)發(fā)科  物聯(lián)網  MCU  

零基礎學FPGA（五）Verilog語法基基礎基礎(下)

  • 　　9、關于任務和函數的小結，挑幾點重要的說一下吧 　　(1)任務具有多個輸入、輸入/輸出和輸出變量，在任務重可以使用延遲、事件和時序控制結構，在任務重可以調用其它任務和函數。與任務不同，函數具有返回值，而且至少要有一個輸入變量，而且在函數中不能使用延遲、事件和時序控制結構，函數可以條用函數，但是不能調用任務。 　　(2)在聲明函數時，系統(tǒng)會自動的生成一個寄存器變量，函數的返回值通過這個寄存器返回到調用處。 　　(3)函數和任務都包含在設計層次中，可以通過層次名對他們實行調用。這句話什么意思啊?
  • 關鍵字： FPGA  Verilog  

零基礎學FPGA（四）Verilog語法基基礎基礎(中)

  • 　　我們接著上篇文章繼續(xù)學習，上次提到了兩種賦值語句，讓我們接著往下學。 　　1、塊語句 　　塊語句包括兩種，一個是順序塊，一個是并行塊。 　　(1)順序快 　　順序快就好比C語言里的大括號“{ }”，在Verilog語法中，用begin…end代替。這里只需要知道，在begin…end中間的語句是順序執(zhí)行的就行了。 　　(2)并行塊 　　并行塊可以算是一個新的知識點，與順序塊最大的不同就是并行塊中的語句是同時開始執(zhí)行的，要想控制語句的先后順
  • 關鍵字： FPGA  Verilog  

零基礎學FPGA（三）Verilog語法基基礎基礎(上)

  • 　　這幾天復習了一下Verilog的語法知識，就借此寫寫我對這些東西的想法吧。感覺呢，是和C語言差不多，具有C語言基礎的朋友學起來應該沒什么問題，和C語言相同的地方就不說了吧，重點說一下不同點吧。 　　1、模塊的結構 　　模塊呢，是Verilog的基本設計單元，它主要是由兩部分組成，一個是接口，另一個是邏輯。下面舉一個小例子說明一下： 　　module xiaomo (a,b,c,d); 　　input a,b; 　　output c,d; 　　assign c=a|b; 　　assign
  • 關鍵字： FPGA  Verilog   
共10086條 210/673 |‹ « 208 209 210 211 212 213 214 215 216 217 » ›|

fpga+mpu+mcu介紹

您好，目前還沒有人創(chuàng)建詞條fpga+mpu+mcu!
歡迎您創(chuàng)建該詞條，闡述對fpga+mpu+mcu的理解，并與今后在此搜索fpga+mpu+mcu的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473