- 設計了一款嵌入FPGA的乘法器,該乘法器能夠滿足兩個18 b有符號或17 b無符號數的乘法運算。該設計基于改進的布斯算法,提出了一種新的布斯譯碼和部分積結構,并對9-2壓縮樹和超前進位加法器進行了優(yōu)化。該乘法器采用TSMC 0.18μn CMOS工藝,其關鍵路徑延遲為3.46 ns。
- 關鍵字:
布斯算法 18×18乘法器 FPGA
- 為實現頻譜監(jiān)測、通信偵察等任務,提出了一種基于軟件無線電的數字偵察接收機的軟、硬件體系結構。該接收機基于高速數字信號處理器、大規(guī)模現場可編程門陣列、高速AD芯片、高精度大動態(tài)范圍AGC電路,實現了信號的寬頻段、寬帶接收;采用盲信號處理技術,實現了對未知信號的參數辨識、分類、盲解調。
- 關鍵字:
頻譜監(jiān)測 軟件無線電 FPGA
- 介紹以圖像處理為應用背景、基于FPGA芯片建立的多軟核系統(tǒng)設計。系統(tǒng)中包含兩個Nios II軟核處理器和兩個用于進行圖像顏色空間轉換的CSC MegaCore IP核。兩個Nios II軟核處理器共享程序存儲器、數據存儲器及啟動存儲器。在硬件設計方面,CSC MegaCore IP作為外圍組件通過一個自定義的接口控制器連接到以Nios II軟核處理器為核心的SoPC系統(tǒng)中。在軟件設計方面,運行在每個Nios II軟核處理器上的程序通過硬件Mutex核協(xié)調對共享數據存儲器的訪問。
- 關鍵字:
圖像處理 多軟核系統(tǒng) FPGA
- 以Altera公司的QuartusⅡ7.2作為開發(fā)工具,研究了基于FPGA的DDS IP核設計,并給出基于Signal TapⅡ嵌入式邏輯分析儀的仿真測試結果。將設計的DDS IP核封裝成為SOPC Builder自定義的組件,結合32位嵌入式CPU軟核NiosII,構成可編程片上系統(tǒng)(SOPC),利用極少的硬件資源實現了可重構信號源。該系統(tǒng)基本功能都在FPGA芯片內完成,利用SOPC技術,在一片FPGA芯片上實現了整個信號源的硬件開發(fā)平臺,達到既簡化電路設計、又提高系統(tǒng)穩(wěn)定性和可靠性的目的。
- 關鍵字:
直接數字頻率合成 IP核 FPGA
- 基于遺傳算法的組合邏輯電路的自動設計,依據給出的真值表,利用遺傳算法自動生成符合要求的組合邏輯電路。由于遺傳算法本身固有的并行性,采用軟件實現的方法在速度上往往受到本質是串行計算的計算機制約,因此采用硬件化設計具有重要的意義。為了證明基于FPGA的遺傳算法的高效性,設計了遺傳算法的各個模塊,實現了基于FPGA的遺傳算法。
- 關鍵字:
遺傳算法 自然進化 FPGA
- 現場可編程門陣列(Field Programmable Gate Array,FPGA)在通信、圖形、控制、計算等領域的廣泛應用,已經成為當今電子系統(tǒng)中的重要組成部分.隨著越來越多的系統(tǒng)采用FPGA實現核心設計,使得FPGA中的設計和知識產權變得更加重要,建立FPGA代碼運行安全體系已成為大型產品設計中重要的考慮因素.本文闡述了FPGA的多種安全解決方案,并探討分析了FPGA的設計安全性.
- 關鍵字:
代碼運行安全 安全解決方案 FPGA
- 半導體激光器的自動功率控制是解決激光器閾值漂移的重要手段,本文設計了一個基于FPGA的數字激光自動功率控制系統(tǒng),該控制系統(tǒng)主要由光電檢測、A/D轉換、SOC控制、APC判定、PWM反饋輸出及低通濾波幾個部分組成。該自動功率控制系統(tǒng)使用硬件資源少,根據不同的設計要求,通過增加PWM模塊和簡單的模擬器件或者改變控制寄存器的設置,就可以實現多級激光功率和多個激光器的控制,可以大大縮短設計周期。
- 關鍵字:
數字激光器 自動功率控制 FPGA
- 介紹了反射式全景圖像展開原理,分析了圖像產生鋸齒失真和階梯化現象的原因,提出了解決問題的算法,并設計了FPGA實現的系統(tǒng)硬件結構。
- 關鍵字:
全景圖像 鋸齒失真 FPGA
- 本文以Virtex-II系列PlatformFPGA為例,說明采用FPGA方案進行數字顯示系統(tǒng)設計所具有的靈活、快速和低成本等特性。
- 關鍵字:
數字顯示系統(tǒng) SoC FPGA
- 設計了一種光強自動調節(jié)系統(tǒng)。通過光電傳感電路實現光電信號的轉換,使用FPGA對數據進行實時處理,并以實驗環(huán)境光照強度測試結果為參照對所測光強進行線性變換修正,進而查表獲得舵機偏轉角度的控制量,通過改變偏振片偏振化方向夾角來調節(jié)入射光強。自動調光系統(tǒng)測量精度較高,實時調節(jié)性較好,魯棒性較強。
- 關鍵字:
光強調節(jié) 光電傳感 FPGA
- 利用功能強大的FPGA實現視頻圖像的一種運動估計設計,采用的搜索方法是三步搜索法。在進行方案設計時,本文采用了技術比較成熟的VHDL語言進行設計,并使用Quartus II軟件進行時序仿真。由仿真結果可知,無論是在功能的實現上還是在搜索的準確性、高效性以及FPGA片上資源的利用率上,本設計方案都具有明顯的優(yōu)越性。
- 關鍵字:
運動估計 視頻編碼器 FPGA
- 在簡要介紹同步數字復接基本原理的基礎上,采用VHDL語言對同步數字復接各組成模塊進行了設計,并在ISE集成環(huán)境下進行了設計描述、綜合、布局布線及時序仿真,取得了正確的設計結果,同時利用中小容量的FPGA實現了同步數字復接功能。
- 關鍵字:
同步數字復接 VHDL FPGA
- 在應用FPGA進行DDS系統(tǒng)設計過程中,選擇芯片的運行速度優(yōu)化和資源利用優(yōu)化常常是相互矛盾的,從發(fā)展趨勢和運算要求看,系統(tǒng)速度指標的意義比面積指標更趨重要?;诖?,介紹了一種流水線結構來優(yōu)化傳統(tǒng)的相位累加器,在QuartusⅡ開發(fā)環(huán)境下搭建系統(tǒng)模型、仿真及下載,并采用嵌入式邏輯分析儀分析和驗證了實驗結果。該系統(tǒng)可以完成多位頻率控制字的累加,能夠產生正弦波、方波和三角波,具有良好的實時性。
- 關鍵字:
流水線相位累加器 DDS FPGA
- 提出了基于FPGA技術實現數字復接系統(tǒng)的設計方案,并介紹了基群與二次群之間的復接與分接的系統(tǒng)總體設計。硬件電路調試證明,該方案是行之有效的。
- 關鍵字:
數字復接系統(tǒng) 基群 FPGA
fpga soc介紹
您好,目前還沒有人創(chuàng)建詞條fpga soc!
歡迎您創(chuàng)建該詞條,闡述對fpga soc的理解,并與今后在此搜索fpga soc的朋友們分享。
創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案:1101082052 京公網安備11010802012473