熟女俱乐部五十路二区av,又爽又黄禁片视频1000免费,国产卡一卡二卡三无线乱码新区,中文无码一区二区不卡αv,中文在线中文a

首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga ip

一種高效的復(fù)信號處理芯片設(shè)計

  • 摘    要：本文提出了一種高效的復(fù)信號處理芯片的設(shè)計方法。本芯片是某雷達信號處理機的一部分，接收3組ADC的輸出復(fù)數(shù)據(jù)，依次完成去直流、加窗、512點FFT、求功率譜和累加3組信號的功率譜等功能。在這5種功能中，加窗、512點FFT和求功率譜復(fù)用一個蝶形單元。本芯片由單片F(xiàn)PGA實現(xiàn)，計算精度高、速度較快，滿足雷達系統(tǒng)的實時處理要求。關(guān)鍵詞：  FFT；蝶形單元；塊浮點；功率譜； FPGA 引言復(fù)信號處理芯片是某雷達系統(tǒng)的一部分。雷達系統(tǒng)的實時處理特點要求芯片運
  • 關(guān)鍵字： FFT  FPGA  蝶形單元  功率譜  塊浮點  

2005年4月25日，Celestial授權(quán)獲得ARM知識產(chǎn)權(quán)

  • 　　2005年4月25日 Celestial授權(quán)獲得ARM知識產(chǎn)權(quán)(ARM926E J - S處理器、ETM9片上調(diào)試外設(shè)和ARM PrimeCel 智能卡接口授權(quán))，用于滿足對下一代電視標準的熱切需求。ARM技術(shù)幫助設(shè)計者加速為下一代高清電視、數(shù)字電視和機頂盒開發(fā)符合中國數(shù)字音視頻編解碼技術(shù)標準的芯片。
  • 關(guān)鍵字： ARM  IP  

采用FPGA實現(xiàn)脈動陣列

  • 微電子學的發(fā)展徹底改變了計算機的設(shè)計：集成電路技術(shù)增加了能夠安裝到單個芯片中的元器件數(shù)目及其復(fù)雜度。因此，采用這種技術(shù)可以構(gòu)建低成本、專用的外圍器件，從而迅速地解決復(fù)雜的問題。
  • 關(guān)鍵字： FPGA  脈動  陣列    

源碼公開的TCP/IP協(xié)議棧在遠程監(jiān)測中的應(yīng)用

  • 介紹一個適用于8/16位單片機的嵌入式TCP/IP協(xié)議棧（uIP）在發(fā)電機遠程監(jiān)測系統(tǒng)中的應(yīng)用。重點闡述uIP的功能特性、體系結(jié)構(gòu)和相關(guān)接口，并詳細介紹如何在該協(xié)議棧上實現(xiàn)一個嵌入式Web服務(wù)器。目前uIP已成功地移植到51單片機上。
  • 關(guān)鍵字： 監(jiān)測  應(yīng)用  遠程  協(xié)議  公開  TCP/IP  源碼  

由網(wǎng)絡(luò)協(xié)議棧芯片W3100A構(gòu)成的TCP/IP處理平臺

  • 詳細介紹一種基于AT91M40800 ARM7處理器和W3100A芯片的網(wǎng)絡(luò)處理平臺的設(shè)計與實現(xiàn)。在概述嵌入式網(wǎng)絡(luò)的前景之后，提出一種TCP/IP網(wǎng)絡(luò)處理平臺的方案，并詳細分析這種平臺的硬件模塊設(shè)計、軟件模塊設(shè)計與實現(xiàn)。
  • 關(guān)鍵字： TCP/IP  處理  平臺  構(gòu)成  W3100A  協(xié)議  芯片  網(wǎng)絡(luò)  

在TMS320VC5402上實現(xiàn)的嵌入式TCP/IP協(xié)議棧

  • 實現(xiàn)一個運行在16位數(shù)字信號處理器TMS320VC5402上的小型嵌入式TCP/IP協(xié)議棧。對TCP/IP協(xié)議中的IP協(xié)議、ARP協(xié)議、UDP協(xié)議進行分析，完成基于TCP/IP協(xié)議的嵌入式網(wǎng)絡(luò)系統(tǒng)。
  • 關(guān)鍵字： 協(xié)議  TCP/IP  嵌入式  實現(xiàn)  TMS320VC5402  

自由IP Core資源的利用

  • 摘    要：本文介紹了與免費IP Core運作有關(guān)的問題以及免費資源的若干來源，然后通過對兩個不同來源的、免費的八位RISC CPU進行比較和分析，給出了若干選用免費核時應(yīng)考慮的問題。關(guān)鍵詞：IP Core； CPU引言隨著集成電路單位面積晶體管數(shù)量的激增和人們對縮短設(shè)計周期的追求，設(shè)計重用已經(jīng)成為有效的應(yīng)對方法，它不但適合于ASIC，也適合于CPLD/FPGA。在CPLD/FPGA的設(shè)計過程中，由于開發(fā)工具的通用性、設(shè)計語言的標準化，設(shè)計過程幾乎與所用器件的硬件結(jié)構(gòu)無關(guān)，
  • 關(guān)鍵字： CPU  IP  Core  

基于AD9430的數(shù)據(jù)采集系統(tǒng)設(shè)計

  • 摘   要：本文介紹了高速ADC AD9430的功能，詳細說明了使用高速FPGA來控制AD9430構(gòu)成高速(140MSPS)、高精度(12位)數(shù)據(jù)采集系統(tǒng)的設(shè)計方法，并給出了具體實現(xiàn)的系統(tǒng)框圖和測試結(jié)果。關(guān)鍵詞：數(shù)據(jù)采集；FPGA；AD9430引言結(jié)合實際任務(wù)的要求，本文提出了一種基于AD9430的高速數(shù)據(jù)采集系統(tǒng)，主要用于采集雷達回波。在這個系統(tǒng)中，選用高速邏輯器件控制A/D轉(zhuǎn)換和FIFO存儲，同時通過FPDP(Front Panel Data Port)總線將采集的數(shù)據(jù)發(fā)送出去。由
  • 關(guān)鍵字： AD9430  FPGA  數(shù)據(jù)采集  

基于FPGA的非對稱同步FIFO設(shè)計

  • 摘    要：本文在分析了非對稱同步FIFO的結(jié)構(gòu)特點及其設(shè)計難點的基礎(chǔ)上，采用VHDL描述語言，并結(jié)合FPGA，實現(xiàn)了一種非對稱同步FIFO的設(shè)計。關(guān)鍵詞：非對稱同步FIFO；VHDL；FPGA；DLL；BlockRAM引言FIFO是一種常用于數(shù)據(jù)緩存的電路器件，可應(yīng)用于包括高速數(shù)據(jù)采集、多處理器接口和通信中的高速緩沖等各種領(lǐng)域。然而在某些應(yīng)用，例如在某數(shù)據(jù)采集和處理系統(tǒng)中，需要通過同步FIFO來連接8位A/D和16位數(shù)據(jù)總線的MCU，但是由于目前同步FIFO器件的輸入與輸
  • 關(guān)鍵字： BlockRAM  DLL  FPGA  VHDL  非對稱同步FIFO  存儲器  

基于FPGA的高速數(shù)字鎖相環(huán)的設(shè)計與實現(xiàn)

  • 摘    要：本文提出了一種利用邊沿觸發(fā)鑒相縮短鎖相環(huán)捕獲時間的方案，并詳細介紹了該方案基于FPGA的實現(xiàn)方法。通過對所設(shè)計的鎖相環(huán)進行計算機仿真和硬件測試，表明該方案確實可以提高鎖相環(huán)的捕獲性能。關(guān)鍵詞：數(shù)字鎖相環(huán)(DPLL)；捕獲時間；FPGA；VHDL引言捕獲時間是鎖相環(huán)的一個重要參數(shù)，指的是鎖相環(huán)從起始狀態(tài)到達鎖定狀態(tài)所需時間。在一些系統(tǒng)中，如跳頻通信系統(tǒng)，由于系統(tǒng)工作頻率不斷地發(fā)生快速變化(每秒幾百次到幾千次，甚至高達上萬次)，要求鎖相環(huán)能夠?qū)π盘栂辔豢焖俨东@。因此
  • 關(guān)鍵字： FPGA  VHDL  捕獲時間  數(shù)字鎖相環(huán)(DPLL)  

集系統(tǒng)級FPGA芯片XCV50E的結(jié)構(gòu)與開發(fā)

  • VirtexE系列是XILINX公司生產(chǎn)的新型FPGA芯片，可用來進行數(shù)十萬邏輯門級的系統(tǒng)設(shè)計和百兆赫茲級的高速電路設(shè)計。
  • 關(guān)鍵字： FPGA  50E  XCV  50    

基于FPGA的光柵尺信號智能接口模塊

  • 介紹了一種基于ALTERA公司大規(guī)模可編程邏輯器件EPF10K10的多功能光柵尺處理品電路。敘述了該電路的主要電路――四倍頻細分、辨向電路、計數(shù)電路、接口處理電路的設(shè)計原理，風時給出了詳細的電路和仿真波形。
  • 關(guān)鍵字： FPGA  光柵  信號  模塊    

基于FPGA的同步測周期高精度數(shù)字頻率計的設(shè)計

  • 摘    要：本文介紹了一種同步測周期計數(shù)器的設(shè)計，并基于該計數(shù)器設(shè)計了一個高精度的數(shù)字頻率計。文中給出了計數(shù)器的VHDL編碼，并對頻率計的FPGA實現(xiàn)進行了仿真驗證，給出了測試結(jié)果。關(guān)鍵詞：頻率計；VHDL；FPGA；周期測量 在現(xiàn)代數(shù)字電路設(shè)計中，采用FPGA結(jié)合硬件描述語言VHDL可以設(shè)計出各種復(fù)雜的時序和邏輯電路，具有設(shè)計靈活、可編程、高性能等優(yōu)點。本文將介紹一種基于FPGA，采用同步測周期的方法來實現(xiàn)寬頻段高精度數(shù)字頻率計的設(shè)計。 圖1 同步測周期計數(shù)器
  • 關(guān)鍵字： FPGA  VHDL  頻率計  周期測量  

軟體當家的硬體設(shè)計走向

  • 在過去，想獲得更隹的嵌入式產(chǎn)品功能，設(shè)計者想到的不二法門往往是采用更新一代的晶片制程技術(shù)，要不然，這樣的硬體設(shè)計取向至少能提供更小的尺寸，或更低的成本，而維持一定的功能水準
  • 關(guān)鍵字： 嵌入式  FPGA  DSP  

Cyclone II FPGA滿足低成本大批量應(yīng)用需求

  • 2004年8月A版 　　Altera公司推出新款Cyclone II系列FPGA器件。Cyclone II FPGA的成本比第一代Cyclone器件低30%，邏輯容量大了三倍多，可滿足低成本大批量應(yīng)用需求。 市場驅(qū)動力 　　隨著低復(fù)雜度FPGA器件成本的不斷下降，具有靈活性和及時面市優(yōu)勢的FPGA與 ASIC相比更有競爭性，在數(shù)字消費市場上的應(yīng)用也急劇增加。第一代Cyclone系列迄今發(fā)售了3百多萬片，在全球擁有3,000多位客戶，對大批量低成本數(shù)字消費市場有著巨大的影響，該市場消納了三分之一的器件
  • 關(guān)鍵字： FPGA  嵌入式  
共7136條 471/476 |‹ « 467 468 469 470 471 472 473 474 475 476 »

fpga ip介紹

您好，目前還沒有人創(chuàng)建詞條fpga ip!
歡迎您創(chuàng)建該詞條，闡述對fpga ip的理解，并與今后在此搜索fpga ip的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473