- 1 引言
大多數(shù)非FPGA類型的、高密度IC(如CPU)對去耦電容都有非常明確的要求。由于這些器件僅為執(zhí)行特定的任務(wù)而設(shè)計(jì)，所以其電源電流需求是固定的，僅在一定范圍內(nèi)有所波動。 然而，F(xiàn)PGA不具備這種
- 關(guān)鍵字：
FPGA 分析
- 借助物理綜合提高FPGA設(shè)計(jì)效能,隨著FPGA密度的增加，系統(tǒng)設(shè)計(jì)人員能夠開發(fā)規(guī)模更大、更復(fù)雜的設(shè)計(jì)，從而將密度優(yōu)勢發(fā)揮到最大。這些大規(guī)模設(shè)計(jì)基于這樣的設(shè)計(jì)需求――需要在無線通道卡或者線路卡等現(xiàn)有應(yīng)用中加入新功能，或者通過把兩種芯片功能合
- 關(guān)鍵字：
設(shè)計(jì) 效能 FPGA 提高 物理 綜合 借助
-
1 引 言由于雷達(dá)所處的環(huán)境的復(fù)雜性，除了地物、云雨、鳥群等干擾外，還可能來自臨近的雷達(dá)異步干擾、電臺干擾等。所有的干擾，經(jīng)過接收機(jī)進(jìn)入信號處理機(jī)，雖然經(jīng)過了中頻信號的處理，但還可能有殘余。因
- 關(guān)鍵字：
FPGA 雷達(dá)視頻 積累 算法
- 0引言傳統(tǒng)氣體壓力測量儀器的傳感器部分與數(shù)據(jù)采集系統(tǒng)是分離的，抗干擾的能力較差，并且通常被測對...
- 關(guān)鍵字：
FPGA 智能壓力傳感器系統(tǒng)
- 摘要：溫度的監(jiān)測與控制，對于工業(yè)生產(chǎn)的發(fā)展有著非常重要的意義。分析并設(shè)計(jì)了基于數(shù)字化一線總線技術(shù)的智能溫度測控系統(tǒng)。本系統(tǒng)采用FPGA實(shí)現(xiàn)一個溫度采集控制器，用于傳感器和上位機(jī)的連接，并采用微軟公司的Visu
- 關(guān)鍵字：
一線總線 異步通訊 FPGA MSCOMM
- 摘 要 介紹了采用FPGA和DSP直接控制硬盤進(jìn)行數(shù)據(jù)存儲的方法，并采用一片F(xiàn)IFO作為數(shù)據(jù)緩存，能夠滿足80Khz數(shù)據(jù)采樣率系統(tǒng)的存盤要求。 關(guān)鍵詞 FPGA；DSP；硬盤；數(shù)據(jù)存儲 1 引言 數(shù)據(jù)存儲是數(shù)據(jù)采集過程中
- 關(guān)鍵字：
FPGA DSP 直接控制 硬盤
- 隨著系統(tǒng)級芯片技術(shù)的出現(xiàn)，設(shè)計(jì)規(guī)模正變得越來越大，因而變得非常復(fù)雜，同時上市時間也變得更加苛刻。通常RTL已經(jīng)不足以擔(dān)當(dāng)這一新的角色。上述這些因素正驅(qū)使設(shè)計(jì)師開發(fā)新的方法學(xué)，用于復(fù)雜IP(硬件和軟件)以及復(fù)雜
- 關(guān)鍵字：
SystemC FPGA TLM IP開發(fā)
- 基于CPLD的異步ASI/SDI信號電復(fù)接光傳輸設(shè)備的設(shè)計(jì)使用了最新的ASI/SDI信號電復(fù)接/分接技術(shù)，可以實(shí)現(xiàn)兩路信號的時分復(fù)用傳輸，替代了以往以波分復(fù)用技術(shù)為基礎(chǔ)的多路異步信號傳輸模式，大大節(jié)省了生產(chǎn)成本，使產(chǎn)品的市場競爭力進(jìn)一步提高。
- 關(guān)鍵字：
CPLD ASI SDI 信號電
- 為解決單片F(xiàn)PGA無法滿足復(fù)雜SoC原型驗(yàn)證所需邏輯資源的問題，設(shè)計(jì)了一種可層疊組合式超大規(guī)模SoC驗(yàn)證系統(tǒng)。該系統(tǒng)采用了模塊化設(shè)計(jì)，通過互補(bǔ)連接器和JTAG控制電路，支持最多5個原型模塊的層疊組合,最多可提供2 500萬門邏輯資源。經(jīng)本系統(tǒng)驗(yàn)證的地面數(shù)字電視多媒體廣播基帶調(diào)制芯片(BHDTMBT1006)已成功流片。
- 關(guān)鍵字：
FPGA SoC 層疊 組合式
- SPI(SerialPeripheralInteRFace，串行外圍設(shè)備接口)是一種高速、全雙工、同步的通信總線，在芯片的引腳上...
- 關(guān)鍵字：
FPGA SPI 復(fù)用配置 存儲器
- 用FPGA動態(tài)探頭與數(shù)字VSA對DSP設(shè)計(jì)實(shí)時分析, 隨著 FPGA 在數(shù)字通信設(shè)計(jì)領(lǐng)域（蜂窩基站、衛(wèi)星通信和雷達(dá)）的高性能信號處理電路中成為可行的選擇,分析和調(diào)試工具必須包括能幫助您在最短時間內(nèi)得到電路最佳性能的新技術(shù)。 雖然現(xiàn)在已經(jīng)有多種連接仿真與射頻
- 關(guān)鍵字：
設(shè)計(jì) 實(shí)時 分析 DSP VSA 動態(tài) 探頭 數(shù)字 FPGA
- 0 引言 8位單片機(jī)在嵌入式系統(tǒng)中應(yīng)用廣泛,然而讓它直接與PCI總線設(shè)備打交道卻有其固有缺陷。8位單片機(jī)只有16位地址線,8位數(shù)據(jù)端口,而PCI總線2.0規(guī)范中,除了有32位地址數(shù)據(jù)復(fù)用AD[3～0]外,還有FRAME、IRDY、TRDY等
- 關(guān)鍵字：
設(shè)計(jì) 解決方案 接口 PCI CPLD 單片機(jī) 基于
- 本文將探討PCI標(biāo)準(zhǔn)的局限性，以及下一代PCI Express是如何以節(jié)約成本的方式得以實(shí)現(xiàn)的。
- 關(guān)鍵字：
Express FPGA PCI 系統(tǒng)
- 引言網(wǎng)絡(luò)化運(yùn)動控制是未來運(yùn)動控制的發(fā)展趨勢，隨著高速加工技術(shù)的發(fā)展，對網(wǎng)絡(luò)節(jié)點(diǎn)間的時間同步精度...
- 關(guān)鍵字：
FPGA 時鐘頻率同步
cpld／fpga介紹
您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。
創(chuàng)建詞條
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473