位移傳感器廣泛應(yīng)用于工業(yè)和控制領(lǐng)域,如過程檢測、物理測量和自動控制等。由于其測量精度不高,往往滿足不 ...
關(guān)鍵字:
位移傳感器 FPGA 單片機(jī) 測試測量
摘要:為了測試電磁閩在各種工作狀態(tài)下(即在不同的輸入脈沖供電的情況下)的性能,研制了一種模擬電磁閥工作狀態(tài)的PWM脈沖電源。該電源依靠CPLD構(gòu)成數(shù)字PWM發(fā)生器,由單片機(jī)控制,具有短路保護(hù)和浪涌保護(hù)功能。系統(tǒng)軟
關(guān)鍵字:
設(shè)計 單片機(jī) CPLD 平臺 檢測 DDS 技術(shù) 電磁閥 基于
論述了一種運(yùn)行在FPGA芯片上應(yīng)用于B超的全數(shù)字波束形成技術(shù)。采用孔徑變跡、幅度加權(quán)變跡和動態(tài)變跡相結(jié)合的綜合變跡技術(shù)和動態(tài)聚焦技術(shù),兩種技術(shù)均形成直觀的數(shù)學(xué)模型,在FPGA上的實現(xiàn)方法類似,先將數(shù)學(xué)模型數(shù)字化,然后計算出數(shù)據(jù)表存入ROM,運(yùn)行時將ROM中提取的數(shù)據(jù)與輸入數(shù)據(jù)進(jìn)行運(yùn)算,即可得到預(yù)期的輸出數(shù)據(jù)。在Matlab仿真和樣機(jī)測試中達(dá)到了很好的抑制旁瓣和動態(tài)聚焦效果,提高了波束形成的精度。
關(guān)鍵字:
FPGA 數(shù)字波束 201202
2011 年 12 月 13 日,可編程平臺廠商賽靈思公司 (Xilinx )進(jìn)駐北京新址,并開設(shè)研發(fā)中心。會上,Xilinx介紹了FPGA的發(fā)展方向
關(guān)鍵字:
Xilinx FPGA 201202
引 言多媒體技術(shù)實用化的關(guān)鍵技術(shù)之一,就是解決視頻、音頻數(shù)字化以后數(shù)據(jù)量大,與數(shù)字存儲媒體、通信網(wǎng)容量小的矛盾,其解決途徑就是壓縮。為了支持低比特率視頻傳輸業(yè)務(wù),MPEG(Moving Picture Expert5 Group)推出了
關(guān)鍵字:
NiosII FPGA MPEG 視頻播放器
1引言隨著電子技術(shù)的發(fā)展,當(dāng)前數(shù)字系統(tǒng)的設(shè)計正朝著速度快、容量大、體積小、重量輕的方向發(fā)展。推動該潮流迅猛發(fā)展的引擎就是日趨進(jìn)步和完善的高密度現(xiàn)場可編程邏輯器件設(shè)計技術(shù)。高密度現(xiàn)場可編程邏輯器件(CPLD/
關(guān)鍵字:
CPLD FPGA 單片機(jī) 被動
基于Actel FPGA的TFT控制器技術(shù)方案設(shè)計,在1970年,F(xiàn)ergason制造了第一臺具有實用性的LCD,從此之后,用戶產(chǎn)品的界面發(fā)生了巨大改變,變得更加的美觀、實用,在一定場合下逐漸取代傳統(tǒng)的數(shù)碼管、LED的顯示。TFT誕生于80年代末,在1995年之后被廣泛的應(yīng)用,現(xiàn)
關(guān)鍵字:
技術(shù) 方案設(shè)計 控制器 TFT Actel FPGA 基于
電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字:
DSP 空間瞬態(tài) CPLD 光輻射信號
基于VC++的FPGA重配置方案設(shè)計,采用VC++程序的FPGA重配置設(shè)計方案利用現(xiàn)場可編程邏輯器件FPGA的多次可編程配置特點,通過重新下載存儲于存儲器的不同系統(tǒng)數(shù)據(jù),從而實現(xiàn)不同的芯片邏輯功能,可以在很大程度上提高資源利用率。原始配置FPGA的方法是
關(guān)鍵字:
方案設(shè)計 配置 FPGA VC 基于
在電子工程設(shè)計與測試中,常常需要一些復(fù)雜的、具有特殊要求的信號,要求其波形可任意產(chǎn)生,頻率方便可調(diào)。結(jié)合 ...
關(guān)鍵字:
單片機(jī) CPLD 任意 波形發(fā)生器
基于FPGA的高速異步FIFO的設(shè)計與實現(xiàn),引言 現(xiàn)代集成電路芯片中,隨著設(shè)計規(guī)模的不斷擴(kuò)大.一個系統(tǒng)中往往含有數(shù)個時鐘。多時鐘帶來的一個問題就是,如何設(shè)計異步時鐘之間的接口電路。異步FIFO(First In First Out)是解決這個問題的一種簡便、快捷的解
關(guān)鍵字:
設(shè)計 實現(xiàn) FIFO 異步 FPGA 高速 基于
FPGA上同步開關(guān)噪聲的分析與解決方法介紹,概述 隨著半導(dǎo)體技術(shù)的快速發(fā)展,近年來FPGA 的器件容量和輸入輸出的管腳數(shù)量都極大的增加了,例如StratixIV 器件,最大的一款EP4SE680 擁有68.11 萬個邏輯單元和1104個輸入輸出管腳。大量的輸出管腳在同一時刻翻
關(guān)鍵字:
解決 方法 介紹 分析 噪聲 同步 開關(guān) FPGA
摘要 給出了某機(jī)載實時視頻圖形處理系統(tǒng)的硬件電路設(shè)計方案,以XC5VFX70T FPGA作為核心處理器,實現(xiàn)了對DVI及PAL等多種格式視頻信號的解碼、實時處理以及輸出。系統(tǒng)電路設(shè)計簡潔,具有較強(qiáng)的靈活性和擴(kuò)展性。文中介紹
關(guān)鍵字:
FPGA 機(jī)載 實時視頻 圖形處理系統(tǒng)
摘要 提出了一種PCI總線從設(shè)備的CPLD實現(xiàn)方法。該方法遵從PCI規(guī)范2.2版,實現(xiàn)了資源自動配置并且支持?jǐn)?shù)據(jù)突發(fā)傳輸。試驗證明該方法的有效性,其突發(fā)傳輸速率可達(dá)20 MBmiddot;s-1。 關(guān)鍵詞 PCI總線;從設(shè)備接口;C
關(guān)鍵字:
CPLD PCI 總線 設(shè)備
基于FPGA的雙口RAM實現(xiàn)及應(yīng)用,摘要:為了在高速采集時不丟失數(shù)據(jù),在數(shù)據(jù)采集系統(tǒng)和CPU之間設(shè)置一個數(shù)據(jù)暫存區(qū)。介紹雙口RAM的存儲原理及其在數(shù)字系統(tǒng)中的應(yīng)用。采用FPGA技術(shù)構(gòu)造雙口RAM,實現(xiàn)高速信號采集系統(tǒng)中的海量數(shù)據(jù)存儲和時鐘匹配。功能仿
關(guān)鍵字:
實現(xiàn) 應(yīng)用 RAM 雙口 FPGA 基于
cpld/fpga介紹
您好,目前還沒有人創(chuàng)建詞條cpld/fpga!
歡迎您創(chuàng)建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。
創(chuàng)建詞條